文章核心观点 - 英特尔在IEDM 2025上首次展示了一种基于300mm硅基氮化镓工艺的氮化镓Chiplet技术 该技术被认为是适用于高性能、高密度、高效功率和高速/射频电子产品的有吸引力且功能强大的解决方案 [1] 技术背景与需求 - 随着图形、服务器平台向更高功率扩展以及5G/6G通信数据速率提升 氮化镓和先进3D封装等技术在提供更高性能、效率、集成度和密度方面作用日益重要 [2] - 300mm硅基氮化镓技术因其卓越性能指标及将低压至48V氮化镓与硅CMOS集成的能力 成为高密度、高性能功率和高速/射频电子器件领域极具吸引力的技术 [4] - 功率解决方案的发展方向是从分立式主板电压调节器转向采用氮化镓功率芯片的Chiplet集成 以满足对更高功率密度、效率和更紧密集成度的需求 [5] 氮化镓Chiplet的技术要素与特点 - 高密度与高性能：技术需要提供接近或超过10 A/mm²的高电流密度 此前300mm硅基氮化镓MOSHEMT技术已实现电流密度接近约10 A/mm² [7] - 超薄结构：Chiplet需要超薄（远小于50 µm）以实现短、低电阻的硅通孔 从而降低电阻损耗并改善散热 本次展示了业界最薄的氮化镓Chiplet 其底层硅衬底厚度仅为19µm [4][7] - 功能完整性：Chiplet需集成CMOS控制器、驱动器、偏置电路和遥测电路等功能 在同一芯片上集成关键CMOS元件对于实现最佳效率和快速开关至关重要 [8][9] - 可靠性：技术必须满足基本的可靠性要求 测试显示其在TDDB、pBTI、HTRB和HCI方面结果令人满意 表明能满足所需可靠性指标 [4][9] 超薄氮化镓Chiplet的制备与性能 - 芯片取自经过全面加工、减薄和单晶化的300mm硅基氮化镓晶圆 采用SDBG工艺进行减薄和切割 [9] - 横截面SEM显示完全加工的后端互连堆叠和前端氮化镓器件 这是业界最薄的完全加工的300mm氮化镓晶圆 [11] - 沟道长度为30 nm的氮化镓晶体管表现出优异的导通电阻 以及低于3 pA/µm的低漏极和栅极漏电流 [12] - 在BVDS测量中 晶体管在维持78 V的VDS后表现出稳定的ID-VD特性 变化小于2% [13] - 最佳功率品质因数Ron-QGG约为1 mΩ-nC 由沟道长度为30nm、栅漏间距为200-250nm的氮化镓MOSHEMT实现 [16] - 通过将晶体管沟道长度缩小至30nm 有可能实现远大于10 A/mm²的电流密度 [16] - 对于最短沟道长度30 nm的器件 实现了212/304 GHz的高fT/fMAX值 在沟道长度长达130 nm的范围内 峰值fMAX均大于200 GHz 表明其在射频和高速应用方面前景良好 [21] 单片集成CMOS数字电路 - 首次展示了一个功能齐全、完全集成的片上CMOS数字电路库 涵盖反相器、逻辑门、多路复用器、触发器和环形振荡器等 所有电路均采用单片集成氮化镓N-MOSHEMT和硅PMOS工艺实现 [4][9] - 单片集成的硅PMOS晶体管沟道长度为180 nm 导通电阻为2411 Ω-µm 驱动电流为0.35 mA/µm 氮化镓MOSHEMT晶体管沟道长度为180 nm 导通电阻为413 Ω-µm 驱动电流为1.03 mA/µm [23] - 在300mm硅基氮化镓晶圆上 环形振荡器每级反相器的测量延迟为33 ps ± 2 ps [31] 300mm氮化镓MOSHEMT可靠性研究结果 - TDDB：计算得到的Vmax为1.84 V 对应于晶体管宽度为1000 mm 在90°C下10年寿命且故障率为百万分之一 该电压远低于p-GaN HEMT中常见的5-6 V高栅极电压 因此驱动功耗更低 [35] - pBTI：阈值电压在饱和至约+0.43 V后稳定 导通电阻稳定在503 Ω-µm 较初始值416 Ω-µm增加21% 结果表明需要进行“老化”过程以使栅极感应陷阱饱和 [37] - HTRB：在施加应力电压后 晶体管导通电阻稳定在初始值的+16%变化范围内 栅极和漏极漏电流保持稳定 表明器件经历了漏极感应陷阱饱和的“老化”过程 [38] - HCI：根据测量数据预计 该晶体管能够承受漏极电压大于约15V且漏极应力电流密度小于0.1 mA/µm的HCI应力（1%的时间）持续10年 [42] - 综合TDDB、pBTI、HTRB和HCI研究结果表明 该300mm氮化镓MOSHEMT技术在满足可靠性指标方面前景良好 [42] 总结 - 研究首次展示了基于300mm硅基氮化镓的氮化镓Chiplet技术 推进了该技术的发展 使其成为高密度、高性能、高效率电力电子器件和高速/射频电子器件的理想选择 [43]