英特尔玻璃芯基板技术进展 - 公司在2026年1月的NEPCON Japan展会上展出了玻璃芯基板全尺寸原型机，尺寸为78mm x 77mm，标志着该技术从实验室阶段迈向实际应用[2] - 该原型机将英特尔的2.5D封装技术EMIB集成到玻璃基板上，旨在凭借突破物理限制的优势进军由英伟达和AMD主导的AI加速器市场[2] 采用玻璃基板的技术动因 - 转向玻璃基板是为了解决AI芯片尺寸增大带来的物理限制，如基板翘曲和布线密度过高[4] - 当前先进封装（如台积电CoWoS）使用的有机材料存在热胀冷缩导致的严重翘曲问题，尤其当芯片尺寸达到光罩尺寸两到三倍时[4] - 玻璃的热膨胀系数与硅接近，加热时尺寸不易变形，且其光滑表面允许制造比有机基板更精细的电路[4] 玻璃基板的关键工程规格 - 采用10-2-10堆叠结构：顶部和底部各10层重分布层，中间夹一个玻璃芯，共20层结构以应对AI芯片复杂的信号路由[6] - 玻璃芯厚度为800微米（0.8毫米），属于“厚芯”设计，确保机械强度和数据中心大型封装的刚性[7] - 实现了45微米的凸点间距，显著提高了芯片与基板之间的I/O密度，这是有机基板难以实现的[8] - 硅芯片安装面积约为1,716平方毫米（约为光罩尺寸的两倍），提供大面积高平整度以安装多个大型GPU芯片和HBM[9] 技术突破与生产可行性 - 公司明确表示已克服玻璃基板制造中的“SeWaRe”问题（即切割搬运产生的微裂纹和碎裂），表明通过材料科学或特殊工艺解决了脆性问题，确保了大规模生产的坚固性[9] - 此前因关键开发人员转投三星，外界曾猜测公司因良率问题冻结该计划，此次“无SeWaRe”的声明是对此的有力回应[9] 技术架构与竞争定位 - 公司的核心目标并非仅使用玻璃基板，而是将EMIB技术嵌入其中[9] - 该方法只在作为“平坦巨大基底”的玻璃基板的必要部分嵌入EMIB硅桥，旨在同时确保可扩展性和成本与性能的平衡[10] - 该架构使中介层没有尺寸限制（光罩限制），可创建物理上尽可能大的封装，同时提供昂贵硅互连（EMIB）与廉价高速玻璃通孔的混合方案[10] - 此架构将成为台积电下一代多芯片AI加速器CoWoS的有力竞争对手[10]