文章核心观点 - 英特尔代工事业部发布了一款“人工智能芯片测试载体”，旨在展示其面向AI/HPC应用的前沿制程与封装技术能力，并证明其已具备量产多芯片粒架构处理器的制造实力 [1][2] 技术平台与架构 - 测试载体采用系统级封装方案，尺寸达8个光刻版大小，集成了4个基于英特尔18A制程的逻辑芯片块、12组类高带宽内存4堆栈以及2个输入输出芯片块 [1] - 该平台核心验证了下一代高性能AI处理器将采用多芯片粒架构，并展示了将大型计算芯片块、HBM堆栈、高速互联及新一代供电技术整合到可量产封装体的完整集成方案 [2] - 平台采用增强型嵌入式多芯片互连桥接技术进行2.5D互联，并针对UCIe芯粒间接口设计，支持32 GT/s及以上的传输速率 [3] 制程与封装技术创新 - 逻辑芯片块基于英特尔18A制程，集成了环绕栅极晶体管与背面供电技术 [3] - 公司展示了垂直整合战略，包含专为“芯粒堆叠”开发的英特尔18A-PT制程工艺，该工艺具备背面供电、穿透式硅通孔及混合键合技术 [4] - 通过结合Foveros系列3D封装技术与EMIB桥接技术，公司构建了“横向+垂直”的混合集成架构，作为大型硅中介层方案的替代选项，宣称具备更高的晶圆利用率与产品良率 [4] 供电系统设计 - 技术平台整合了一系列供电创新技术，包括背面供电技术、片上全品类金属绝缘金属电容器、桥接器层级的去耦电容、基底芯粒端的嵌入式密集型去耦电容与嵌入式金属绝缘金属薄膜电容，以及嵌入式同轴磁集成电感器 [5] - 这些技术共同支撑起部署在每组内存堆栈下方及封装体底层的“半集成式电压调节器” [5] - 分层供电网络的设计目标是为应对生成式AI负载的瞬时大电流波动提供稳定电力，避免电压裕量崩溃 [6] 商业与产品定位 - 此次展示的测试载体不同于上月展示的包含16个逻辑芯片块与24组HBM5堆栈的概念产品，其已具备量产能力 [1] - 推出该测试载体是公司吸引客户的重要手段，但其计划于2027年推出的代号为Jaguar Shores的AI加速器是否会采用此架构仍有待观察 [6]