Chiplet技术定义与演进背景 - Chiplet设计被定义为同一封装内的多个芯片，这些芯片使用针对封装内通信优化的信号相互通信[4] - 技术演进路径从20世纪90年代的多芯片模块开始，历经多芯片封装、NAND闪存堆叠、堆叠芯片、大芯片、混合工艺、采用TSV的HBM、混合键合以及AMD的VCache技术[2] Chiplet的驱动因素与核心优势 - 由于光罩尺寸限制，设计尺寸过大无法安装在单个芯片上，需要分割到多个芯片上[4] - 较大的芯片良率较低，使用更多更小的Chiplet更经济[4] - 先进工艺节点中大型设计的掩模成本可能在3000万美元到5000万美元之间[4] - Chiplet使芯片制造商能够将昂贵的工艺节点的使用限制在有利可图的地方[4] - 能以更低的非经常性工程费用加快产品上市速度[5] - 能够混合使用不同的晶圆技术，例如存储器与逻辑电路，或光学器件[5] - 有些技术不会随着工艺节点的缩小而缩小，例如SRAM[5] - Chiplet可以节省电能[5] - 走线在中介层上的信号线具有更低的电容特性，有助于降低功耗[15] Chiplet的经济效益与设计案例 - 对于大型应用，尤其是面向大型数据中心的AI应用，Chiplet是更具经济效益的解决方案，因为大型单芯片的良率最低[9] - 4芯片设计可以在成本仅为59%的情况下，提供更大的芯片面积和更优的解决方案[10] - 如果可以将SRAM放置在成本更低、工艺更老的芯片上并通过混合键合技术连接，就没有理由在先进工艺中占用宝贵面积来制造SRAM[13] - AMD的Zen 5和Zen 5c设计是利用不同的核心芯片和/或不同数量的核心芯片来更经济地生产新SKU的例子[13] Chiplet的应用实例与技术融合 - Xilinx使用多个Chiplet来制造大型FPGA，是有效制造大型芯片的范例[9] - HBM是运用不同晶圆技术的例子，它将堆叠式DRAM工艺芯片与CMOS逻辑基片芯片相结合[13] - CMOS图像传感器是另一个混合技术的例子[13] - 未来更多类型的存储器如MRAM、ReRAM和FRAM的出现，增加了应用的可能性，因为它们不会限制设计中其他部分的工艺[13] 市场动力与规模效应 - 英伟达的数据中心收入飙升，超大规模数据中心的资本支出在2025年预计超过700亿美元，约为2024年的两倍[20] - 人工智能支出在超大规模数据中心收入中的占比更高，过去五年中其收入占比大约翻了一番[20] - 规模经济降低成本，DRAM与NAND的竞争推动了SSD的诞生，同样的现象也推动了UCIe的发展[16] - Chiplet是一种赋能技术，预计混合键合技术将会成为一项非常重要的技术[20] - 到2031年，芯片市场规模预计将达到6000亿美元，与2025年半导体总收入大致相当，在人工智能系统巨额资本支出的推动下，芯片市场渗透率将继续增长[20]