文章核心观点 三星电子与SK海力士正在下一代高带宽内存HBM4市场展开激烈竞争，该市场是人工智能时代的核心基础设施，竞争结果将影响全球内存领导地位及韩国经济未来[1] SK海力士正致力于通过一项新的封装技术革新来提升HBM4的性能与稳定性，以期达到NVIDIA的高规格要求并占据市场优势，该技术目前处于验证阶段[1][6][7] HBM4市场竞争格局与重要性 - HBM4已成为人工智能时代的核心基础设施，三星电子与SK海力士的竞争不仅关乎全球内存领导地位，也关乎韩国经济的未来[1] - 该市场竞争的影响范围不仅限于下一代内存技术，还包括整个供应链[1] SK海力士的HBM4进展与挑战 - SK海力士已开始HBM4的初步量产，其交付周期约为六个月[2] - 公司在与NVIDIA完成官方质量测试前就积极开始量产[2] - HBM4将首先以12层堆叠产品的形式实现商业化[1] - NVIDIA要求HBM4的最大性能达到每引脚11.7 Gbps，远高于8 Gbps的原始标准，开发难度大[3] - SK海力士的HBM4在集成AI加速器的2.5D封装测试中难以达到最佳性能，导致电路设计在年初才改进，全面量产计划有所延迟[3] - 行业普遍认为NVIDIA可能会将HBM4性能要求从11.7 Gbps降至10 Gbps水平[3] - 半导体分析公司Semianalysis报道，NVIDIA最初为Rubin芯片设定的总带宽目标为22 TB/s，但预计初始出货量将接近20 TB/s[4] SK海力士的新封装技术细节 - 公司正在研发新的封装技术，旨在无需重大工艺转型即可提升HBM稳定性和性能[1] - 技术关键要素包括：增加部分上层DRAM芯片核心厚度，以及缩小DRAM芯片之间的间隙[6] - 增加DRAM厚度旨在提升HBM4的稳定性，避免因芯片过薄导致的性能下降或易损问题[6] - 缩小DRAM间距可提高能效，使数据传输更快，所需功率更低[6] - 技术面临的主要挑战是：随着间隙缩小，将MUF材料可靠注入间隙变得困难，填充不均可能造成芯片缺陷[7] - SK海力士已开发出新封装技术解决此问题，核心理念是在无需重大工艺或设备变更的情况下，以稳定良率缩小间隙，近期内部测试结果令人满意[7] 技术背景与供应链考量 - HBM4提供2048个I/O端口，比上一代增加一倍，但I/O数量翻倍会导致密集排列的I/O间产生干扰，并带来电压传输难题[4][5] - SK海力士采用1b DRAM，比三星电子的DRAM落后一代；其逻辑芯片采用台积电12nm工艺，集成度低于三星的4nm工艺，使其更易受I/O增加问题影响[6] - 尽管NVIDIA对HBM4规格要求高，但其最新AI加速器Rubin在今年下半年可能面临供应不足问题[3] - 目前HBM4获得最积极反馈的三星电子，也因良率及在1C DRAM领域的投资状况，短期内难以扩大供应[3] - 行业内部人士指出，HBM供应链需考虑良率和稳定性等困难，SK海力士预计仍将供应最大数量的HBM4，但公司也在持续改进以实现最佳性能[4] 新技术的潜在影响 - 若SK海力士的新封装技术实现商业化，不仅有望达到NVIDIA要求的HBM4峰值性能，还能显著提升下一代产品性能[1] - 该技术商业化后，有望有效缩小HBM4及下一代DRAM产品的性能差距[7] - 由于该技术无需大规模设施投资即可提升HBM性能，商业化后将产生显著的连锁反应[7] - 但该技术在量产方面仍可能面临诸多挑战[7]