文章核心观点 - 康奈尔大学联合台积电和ASM，首次利用高分辨率3D电子叠影成像技术，成功观测到芯片晶体管界面原子级的“鼠咬”缺陷，为高端芯片的工艺调试与良率提升提供了革命性的新工具 [1][5][8] 技术突破与原理 - 研究团队利用电子叠影成像技术，结合康奈尔自研的、曾获吉尼斯世界纪录的EMPAD电子显微镜像素阵列探测器，实现了对芯片内部原子级缺陷的3D成像 [5] - 该技术通过电子束扫描并收集散射信号，再借助算法重构3D原子级图像，精度达到原子晶格振动的极限，是唯一能直接观测此类原子级缺陷的方法 [5] - 此前行业依赖2D投影图像间接推测缺陷，如同“凭影子判断形状”，新技术则实现了从“推测”到“直视”的跨越，让工程师能直接“看透”芯片内部 [5] 缺陷的性质与影响 - “鼠咬”缺陷是指晶体管硅/栅氧界面的原子级锯齿状粗糙度，其影响被比喻为粗糙的管道内壁会减慢电子流动速度 [4] - 随着芯片工艺迭代至3nm及以下，晶体管通道宽度仅为15至18个原子（相当于人类头发丝直径的万分之一），任何微小结构偏差都可能导致显著性能损耗甚至晶体管失效 [4] - 这类缺陷形成于蚀刻、沉积等核心制造工序，隐蔽性强，一直是行业难以攻克的检测难题 [4] 对产业研发与制造的意义 - 该技术让工艺调试告别“盲猜”，工程师可在每道核心工序后实时观测原子级缺陷的形成与变化，精准关联工艺参数与缺陷，从而快速锁定优化方向，大幅缩短研发周期 [6][8] - 对于3nm及以下工艺，晶体管密度已达数十亿/平方厘米，缺陷对良率的影响呈指数级放大，该技术为良率提升打开了突破口 [8] - 台积电已明确表示将逐步把该技术融入先进工艺研发流程，有望实质性提升高端芯片良率，保障AI、高性能计算等领域的芯片供应 [8] 技术现状与未来展望 - 该成果是康奈尔大学、台积电、ASM三方产学研协同的成果，康奈尔负责核心技术研发，台积电提供产业级样品与需求，ASM助力技术落地 [9] - 目前该技术仍处于研发初期，尚未实现规模化量产检测，还需优化成像速度、降低设备成本 [9] - 研究团队下一步将聚焦于拓展该技术的应用，以减少缺陷并提升芯片可靠性，应对人工智能和高性能计算的增长需求，并为2nm及以下先进工艺突破铺路 [9]