公司与行业合作 - 新思科技与台积电持续紧密合作，共同提供支持台积电先进制程和封装技术的多芯片解决方案，涵盖EDA和IP产品 [2] - 合作成果包括经过认证的数字和模拟流程，以及基于台积电N2P和A16制程并采用NanoFlex架构的Synopsys.ai，助力AI芯片和多芯片设计创新 [3] - 双方合作已促成多家客户完成设计定案 [2] EDA流程与平台认证 - 新思科技的模拟和数字流程以及Synopsys.ai已在台积电N2P和A16制程上获得认证，采用台积电NanoFlex架构，旨在优化性能、功耗并将芯片设计扩展至先进半导体技术 [3] - 针对台积电A16 Super Power Rail制程的认证能力改善了电源分配和系统性能，同时保持了背面布线设计的热稳健性 [3] - IC Validator签核物理验证解决方案已通过台积电A16制程认证，支持DRC和LVS检查，其高容量弹性架构可扩展PERC规则以处理N2P全路径静电放电验证，并改进周转时间 [5] - 公司正与台积电合作开发A14制程的设计流程，其首个工艺设计工具包计划于2025年下半年发布 [3] 3DIC与先进封装技术 - 新思科技的3DIC Compiler统一探索到签核平台已支持台积电SoIC技术，包括3D堆叠设计、硅中介层和CoWoS技术，并已实现多个客户设计定案 [6] - 该平台提供自动化UCIe和HBM布线、TSV和凸点规划以及多芯片签核验证功能，可帮助客户提高生产力和缩短周转时间 [6] 硅光子学与AI优化流程 - 双方在硅光子学领域的合作促成了针对台积电COUPE技术的AI优化光子IC流程，旨在提升系统性能并满足多芯片和AI设计中的多波长与热需求 [7] IP产品组合 - 新思科技提供业界最全面的基础IP和接口IP组合，针对台积电N2P/N2X等下一代制程进行优化，支持最新高性能标准，如HBM4、1.6T以太网、UCIe、PCIe 7.0和UALink [8] - IP产品组合包含针对汽车、物联网和高性能计算的强大路线图，以及高性能PHY、嵌入式存储器、高密度逻辑库、可编程IO和NVM IP [8] - 公司提供专用于N5A和N3A汽车节点的IP，以及用于5纳米和3纳米SoC的先进SRAM和基础IP，帮助客户满足下一代设计的严苛要求 [8] 行业活动与展示 - 双方共同客户将在台积电OIP论坛上分享使用新产品的经验 [12] - 新思科技在Booth 204设有多个演示，更多信息可访问其TSMC OIP北美页面 [12]

公司与三星的合作进展 - 公司与三星Foundry持续深化合作，共同推动边缘AI、HPC和AI应用的下一代设计创新 [2][3] - 合作内容包括使用公司的3DIC Compiler和三星先进封装技术，帮助客户实现复杂设计的快速流片，缩短交付周期 [2] - 双方通过认证的EDA流程优化SF2P工艺的PPA（功耗、性能、面积），并减少IP集成风险 [2][3] AI与多芯片设计创新 - 公司通过AI驱动的设计流程和三星的SF2/SF2P工艺，支持从数据中心高性能AI推理引擎到边缘AI设备（如摄像头、无人机）的广泛应用 [3] - 多芯片设计合作取得突破，客户使用3DIC Compiler和三星I-CubeS 2.5D封装技术成功流片，HBM堆叠die的布线时间大幅缩短至4小时，最差情况眼图改善6% [4] - 3DIC Compiler支持快速3D布局规划、凸块/TSV规划及早期热分析，已获三星X-Cube技术认证 [4] 设计技术协同优化与EDA流程 - 公司与三星长期合作AI驱动的设计技术协同优化（DTCO），在SF2/SF2P工艺上实现卓越PPA表现 [5] - 通过ASO.ai™工具开发新的原理图迁移流程，高效将三星SF4模拟IP迁移至SF2工艺 [5] - 数字和模拟流程获SF2P工艺认证，超单元（hypercells）技术提升标准单元空间利用率，进一步优化PPA [6] IP组合与市场加速 - 公司为三星先进工艺节点（14LPP/U至SF2P/A）提供全面的高性能IP组合，涵盖224G、UCIe、MIPI、LPDDR6X等接口IP及基础IP [8] - IP组合支持HPC、消费电子、移动设备、IoT和汽车市场，帮助客户缩短上市时间并降低风险 [8] - 最新IP如PCIe 7.0、USB4和安全IP等，为下一代设计提供低风险解决方案 [8] 技术成果与客户价值 - 客户在SF2工艺和I-CubeS技术上成功流片HBM3设计，3DIC Compiler将交付周期缩短10倍 [6] - 认证的AI驱动数字/模拟流程加速高性能设计开发，协同优化合作在SF2P工艺上实现PPA突破 [6] - 公司全栈EDA套件Synopsys.ai™支持客户在三星先进工艺上快速开发差异化SoC [7]