文章核心观点 - Rapidus宣布进军半导体后道工艺领域，计划开发混合键合和面板级封装等下一代技术，以实现超短TAT生产[3][4] - 作者质疑Rapidus在前道工艺实现2纳米量产及后道工艺实现超短TAT的可行性[8][9] - 半导体行业正经历从前道工艺微缩化向后道3D IC技术的范式转变[26][29] - 3D IC时代代工厂需承担封装平台提供、芯片管理、外部采购及最终组装等任务[34][35][36][37] - 台积电已建立包括CoWoS、InFO、SoW等在内的3D IC平台布局[40][42][43] - HBM制造周期长、良率低且产能紧张，成为AI芯片生产的瓶颈[66][67][68] - Rapidus的2纳米量产和超短TAT 3D IC制造计划面临重大技术挑战[70][71] 半导体制造流程 - 半导体制造分为设计、前道工艺（晶圆制造）和后道工艺（芯片封装）三个阶段[5] - Rapidus计划2027年量产2纳米芯片，2025年已在北海道建成试验生产线[7] - 晶体管微缩化面临发热限制速度提升的瓶颈，促使Chiplet（3D IC）技术兴起[17][21] 3D IC技术发展 - 3D IC技术通过集成不同制程节点的多个芯片实现高性能运算，如英特尔GPU集成47个芯片[21][22] - 半导体行业技术重心从前道光刻转向后道3D IC，封装设计成为首要环节[29][30] - 台积电CoWoS平台用于英伟达GPU，需整合4纳米GPU、12纳米Base Die及1µm布线层等[47][57][58] 行业竞争格局 - 台积电建立完整3D IC平台体系（3D Fabric），包括CoWoS、InFO、SoW等[40][42][43][44] - HBM3e制造工艺复杂，良率仅55-70%，生产周期5-6个月，SK海力士2025年产能已售罄[65][66][67][68] - 日本政府已向Rapidus投入超1.7万亿日元补贴，但其技术路线面临现实性挑战[71] 技术挑战分析 - Rapidus仅具备2纳米工艺，但AI芯片需多制程节点协同，外部供应链难以配合超短TAT[70] - HBM采购周期长且产能受限，直接制约AI芯片封装进度[67][68][69] - 作者认为Rapidus在前道和后道工艺的目标均缺乏现实可行性[8][9][71]