LaMPlace团队 投稿 量子位 | 公众号 QbitAI 用AI指导芯片设计，中科大王杰教授团队、华为诺亚实验室、天津大学提出全新芯片宏单元布局优化方法 LaMPlace ！ 以前芯片设计可能是先放好再看效果，现在 LaMPlace 能在"放"的时候就考虑最终性能 ，比如电路运行速度怎么样（WNS、TNS这些指 标），这样能省掉后面很多麻烦，让整个设计流程更快、更高效。 这为推进国产EDA工具的智能化、提速设计流程提供助力，也推动了芯片设计行业的"提前优化"趋势。 该论文已入选ICLR 2025 Oral。 从"可优化"到"该优化"的EDA目标迁移 在现代芯片设计流程中， 宏单元布局（Macro Placement） 是逻辑综合之后首个面向物理设计的关键环节。它决定了大块 IP（如存储器、 接口、硬核模块）在芯片平面上的空间位置，对后续的标准单元布局、时钟树综合（CTS）、布线等环节具有重要影响，从而决定芯片的 时 序性能、功耗与面积（PPA） 表现。其中 Worst Negative Slack（WNS）与 Total Negative Slack（TNS）这类跨阶段物理指标，是衡量 设计是否满足时序收 ...