AMD Zen 6微架构核心设计 - 本周发布的PMC文档揭示了AMD Zen 6架构的大量细节，代号为“Venice”的数据中心级EPYC处理器将采用此架构 [1] - Zen 6并非Zen 5的渐进式演进，而是一个采用全新理念、彻底重新设计的架构 [1] - 微架构是一种有意为之的宽口径、面向吞吐量的设计，具备八槽发射引擎和同步多线程技术 [1] 架构性能特点与权衡 - 架构采用八槽发射引擎，两个硬件线程会动态争夺共享的发射槽资源 [2] - 在相同主频下，Zen 6处理器的单线程性能在某些情况下可能不及苹果9宽（或更宽）的CPU [2] - 在特定场景下，这种架构有望释放极高的性能 [2] - 核心拥有针对“未使用发射槽”、“后端停顿”和“线程选择损失”的专用计数器，证实“宽发射”和“SMT仲裁”是AMD在Zen 6上押注的核心方向 [2] 矢量与浮点计算能力 - Zen 6显著增强了AMD对矢量和浮点执行的可视性，凸显了该架构对密集数学计算工作负载的重视 [2] - 处理器支持FP64、FP32、FP16和BF16数据格式的全宽AVX-512执行 [6] - 支持包括FMA/MAC操作以及混合FP-INT矢量执行（涵盖VNNI类、AES和SHA操作） [6] - 其持续的512位吞吐量极高，以至于需要“合并性能计数器”才能进行准确测量 [6] - 每个周期可以完成数量惊人的矢量工作，甚至超出了传统测量方法的承载范围 [2] 产品定位与前景 - Zen 6是AMD首个完全从零开始、专为数据中心场景设计的微架构 [3] - 目前尚不清楚哪些特性会被保留在消费级（客户端）产品中，以及它们的表现如何 [3] - 基于Zen 6的CPU将会是不折不扣的“算力怪兽” [3] - 公司此前对Zen 6架构的描述较为笼统，仅透露其将拥有高达256个核心，并采用台积电的2nm级工艺制造 [1]