最近，英特尔在电子元件技术大会（ECTC）上披露了多项芯片封装技术突破，尤其是EMIB-T，用于提 升芯片封装尺寸和供电能力，以支持HBM4/4e等新技术。 自新CEO陈立武上任以来，英特尔基本盘看来日益稳固，而新技术也进展颇大。 此外还包括新分散式散热器设计和新的热键合技术，可提高可靠性和良率，并支持更精细的芯片间连 接。 EMIB-T（Embedded Multi-die Interconnect Bridge with TSV）：是嵌入式多芯片互连桥接封装技术的重 大升级版本，专为高性能计算和异构集成设计。 EMIB-T的技术升级主要集中在三个方面：引入TSV垂直互连、集成高功率MIM电容器和跃升封装尺寸 与集成密度。 首先，在传统EMIB的硅桥结构中嵌入硅通孔（TSV），实现了多芯片间的垂直信号传输。 与传统EMIB的悬臂式供电路径相比，TSV从封装底部直接供电，将电源传输电阻降低30%以上，显著 减少了电压降和信号噪声。 这项设计使其能稳定支持HBM4和HBM4e等高带宽内存的供电需求，同时兼容UCIe-A互连技术，数据 传输速率可达32 Gb/s+。 作者：周源/华尔街见闻 这些芯片设计依赖于日益 ...

美国EDA断供事件影响 - 西门子EDA接到美国商务部通知暂停对中国大陆的技术支持和服务 部分技术网站已对中国区用户禁止访问 Synopsys和Cadence也处于观望状态 [2] - 若全球三大EDA供应商同时限制中国市场 依赖进口工具的高端芯片设计企业将面临巨大挑战 3nm以下先进制程研发可能被直接卡住脖子 [2] - EDA是芯片设计的核心工具链 没有EDA即便有顶级光刻机也无法完成芯片设计 5nm芯片设计成本差距可达200倍（4000万美元vs77亿美元） [3] - 全球EDA市场超80%被Synopsys、Cadence、西门子EDA三大巨头垄断 中国市场国产化率不足12% [3] 国产EDA企业现状 华大九天 - 国内唯一提供模拟电路设计全流程EDA工具的企业 覆盖模拟电路设计、平板显示、晶圆制造等领域 2023年营收10.1亿元同比增长26.6% [4] - 通过收购芯和半导体补全Chiplet设计工具链 新增存储电路、射频电路全流程工具系统 [4] - 2024年研发投入达8.68亿元 重点突破5nm以下工艺验证工具 [5] 概伦电子 - 在半导体器件特性测试、SPICE仿真等领域达到国际领先水平 SPICE仿真器已通过7nm/5nm先进工艺验证 [6] - 通过4次并购整合形成EDA全版图布局 2023年设计类EDA营收占比提升至30% [6] - 与台积电合作开发3nm工艺模型 进入国际大厂供应链 [7] 广立微 - 专注芯片成品率提升及晶圆级测试 测试设备及配件业务占比超80% [7] - 通过收购亿瑞芯切入设计类EDA领域 2023年软件开发及授权业务同比增长34.3% [8] - 受益于浦东新区EDA采购补贴政策 2025年预计获得千万级资金支持 [8] 国产EDA突围路径 - AI与EDA深度融合：合见工软发布数据中心级硬件仿真平台UVHP支持460亿门设计规模 华大九天探索大模型辅助设计验证目标缩短研发周期30%以上 [10] - Chiplet与先进封装：华大九天推出3DIC Chiplet全流程设计平台支持2.5D/3D封装 通富微电加速布局Chiplet设计工具 [10] - 开源生态与国际合作：香山处理器等开源项目推动国产EDA工具验证 概伦电子、芯华章等企业与三星、海力士合作 [11][12] 行业未来展望 - 未来三年国产EDA市场规模预计突破200亿元 年增速达18.7% 2025年国产化率有望提升至25% [13] - 技术攻坚方向包括全流程平台整合、工艺协同创新（重点突破5nm以下工艺验证工具）、人才储备（年培养人才超5000人） [14][15][16]

如果您希望可以时常见面，欢迎标星收藏哦~ 英 特 尔 Arrow Lake 架 构 的 晶 圆 照 片 （ Die shots ） 已 被 公 布 ， 全 面 展 示 了 其 " 芯 粒"（chiplet/tile）设计的全貌。Andreas Schiling在X平台上分享了多张Arrow Lake的近距离照 片，揭示了其各个芯粒的布局以及计算芯粒内部核心的排布。 第一张照片展示了英特尔桌面版Core Ultra 200S系列CPU的完整晶圆图像：左上角是计算芯粒 （compute tile），下方是I/O芯粒（IO tile），右侧是SoC芯粒和GPU芯粒。左下和右上两个区 域是"填充芯粒"（filler dies），用于提供结构上的支撑与稳定性。 点这里加关注，锁定更多原创内容 *免责声明：文章内容系作者个人观点，半导体芯闻转载仅为了传达一种不同的观点，不代表半导体芯闻对该 观点赞同或支持，如果有任何异议，欢迎联系我们。 计算芯粒采用台积电最先进的N3B制程工艺，面积为117.241平方毫米；I/O芯粒和SoC芯粒则使 用台积电较旧的N6工艺，分别为24.475平方毫米和86.648平方毫米。所有芯粒都安 ...