竞争态势与产品预期 - NVIDIA与AMD正竞相修改下一代AI架构设计以获取优势[1] - AMD高管对Instinct MI450产品线持乐观态度 称其将成为公司的"米兰时刻"[2] - MI450预计将比NVIDIA的Vera Rubin更具竞争力 下一代产品线将采用AMD技术栈[3] - 两家公司产品技术差距预计将缩小 因将采用相同技术如HBM4、台积电N3P节点和chiplet设计[6] 产品规格升级 - MI450X的TGP比初始值增加200W Rubin的TGP相应增加500W至2300W[5] - Rubin的内存带宽从每GPU 13 TB/s提升至每GPU 20 TB/s[5] - AMD Instinct MI450预计采用HBM4内存 每GPU容量最高432GB 内存带宽约19.6 TB/s[6] - NVIDIA Vera Rubin VR200预计采用HBM4内存 每GPU容量约288GB 内存带宽约20 TB/s[6] - MI450的密集计算性能约40 PFLOPS VR200的密集计算性能约50 PFLOPS[6] 技术创新与互连架构 - AMD计划在Zen 6上大幅提升D2D互连技术 Strix Halo APU已体现相关变化[7] - 传统SERDES PHY互连技术存在效率较低、能耗和延迟较高的问题[8][10] - Strix Halo采用台积电InFO-oS和RDL技术 通过宽并行端口进行芯片间通信[12] - 新方法无需序列化/反序列化 降低了功耗和延迟 提升了整体带宽[14] - 该互连创新预计将与Zen 6 CPU保持一致[14]

英特尔Arrow Lake架构设计 - 英特尔Arrow Lake架构采用chiplet设计，包含计算芯粒、I/O芯粒、SoC芯粒和GPU芯粒，并配有填充芯粒提供结构支撑 [1] - 计算芯粒采用台积电N3B工艺(117.241平方毫米)，I/O芯粒和SoC芯粒使用台积电N6工艺(分别为24.475和86.648平方毫米)，基底芯粒使用英特尔22nm FinFET工艺 [3] - 这是英特尔首个几乎完全使用竞争对手制程节点制造的架构(除基底外) [3] 芯粒功能组成 - I/O芯粒包含Thunderbolt 4控制器/显示PHY、PCIe缓冲器和PHY模块 [3] - SoC芯粒包含显示引擎、媒体引擎、PCIe PHY和缓冲器、DDR5内存控制器 [3] - GPU芯粒集成四个Xe GPU核心和一个基于Arc Alchemist架构的Xe LPG渲染单元 [3] 缓存结构与核心布局 - 每个P核配有3MB L3缓存(总计36MB)，每组E核集群有3MB L2缓存(1.5MB共享) [5] - E核集群可访问P核共享的L3缓存，这是架构的重大改进 [5] - 核心布局将E核夹在P核之间(而非单独成簇)，8个P核分布在边缘和中部，4组E核集群(每组4核)夹在P核之间 [5] 架构性能与影响 - 当前互连延迟问题导致性能表现不如AMD Ryzen 9000系列和英特尔第14代处理器 [6] - 向chiplet架构转型将为未来架构优化带来可能性，包括独立开发芯粒、采用不同制程节点、提升良率、优化流程和降低成本 [6] - 这是英特尔首次在桌面市场引入chiplet设计，也是迄今为止最复杂的架构之一 [5][6]