二维半导体技术突破 - 英特尔、三星和台积电等芯片巨头认为硅晶体管将被厚度仅几个原子的二维半导体取代，但普遍预计这一技术需十多年才能成熟 [3] - 初创公司CDimension开发出可在硅上低温（约200°C）生长二硫化钼（MoS₂）的工艺，避免损坏底层硅电路，并宣称该技术可将商业化时间缩短一半 [3][4] - CDimension的专有工具解决了晶圆级均匀性、器件可靠性及与硅工艺兼容性等关键问题，CEO称二维半导体已具备工业化条件 [3] 技术工艺细节 - CDimension的化学气相沉积工艺能在300毫米晶圆上生长单层MoS₂，温度仅200°C（传统方法需1000°C），支持直接在硅芯片上集成 [4] - 公司提供两种服务模式：1）向客户提供预生长二维材料的晶圆；2）在客户加工好的硅晶圆上生长二维材料并返送，实现硅与二维器件的多层集成 [4] - 低温合成技术可生产堆叠通道MoS₂晶体管，性能预测可满足未来10A（1纳米）节点的功耗、性能和面积要求 [4] 性能优势与应用潜力 - 二维晶体管厚度仅0.6纳米，工作电压为硅器件一半，动态功耗显著降低；带隙是硅的两倍多，静态功耗仅为硅器件的千分之一 [5] - 除n型MoS₂外，公司还提供p型二硒化钨和二维绝缘膜六方氮化硼，为未来CMOS芯片提供完整技术组合 [5] - 首个工业化应用可能是"硅+二维材料"的混合集成，后续或扩展至高度可扩展的逻辑器件 [4] 行业动态与竞争格局 - 英特尔、三星和台积电在2024年IEEE会议上展示了用MoS₂等二维半导体替代硅纳米片的研究，与CDimension技术方向一致 [4] - 麻省理工学院团队验证了低温合成堆叠通道晶体管的可行性，CDimension战略顾问Tomás Palacios参与相关研究 [4]