芯片级面板基板封装技术(CoPoS)

搜索文档
台积电下一代芯片技术进度或慢于预期,这对AI芯片产业链意味着什么?
华尔街见闻· 2025-07-16 11:26
台积电CoPoS技术延期影响 - 台积电CoPoS封装技术量产时间可能从2027年推迟至2029-2030年,主要因技术不成熟,包括面板与晶圆差异处理、大面积翘曲控制及更多重分布层等技术挑战[1][2] - CoPoS技术旨在通过更大面板尺寸(310x310mm)提升面积利用率,支持AI GPU需求[2] 英伟达产品策略调整 - 英伟达可能被迫在2027年推出的Rubin Ultra GPU上采用多芯片模块(MCM)架构,类似亚马逊Trainium 2设计,以规避CoPoS延迟影响[1][3] - 原计划需8个晶圆大小CoWoS-L互连器整合芯片堆栈,现可能改为将4个Rubin GPU分布在两个模块上通过基板连接[3] - 架构调整可能增加设计复杂性和成本,但可规避技术延误风险[3] 台积电资本支出与产能规划 - 台积电2025-2026年CoWoS月产能预计分别为7万片和9-10万片晶圆,未计划进一步提前采购设备[4][5] - 2026年后段资本支出(占总量10%)可能更多投向晶圆级多芯片模块(WMCM)和系统集成芯片(SoIC)技术[1][5] - 市场对WMCM预期可能过度乐观,而对SoIC预期较保守[5] 产业链设备商影响 - FOPLP设备供应商如至圣工业、天虹科技、友威科技可能受益于CoPoS相关投资,但技术延误或推迟其设备需求[5]