半导体制造技术演进 - 英特尔主管预测未来晶体管设计将降低EUV微影曝光设备在先进制程中的重要性，当前ASML的EUV设备是台积电等企业制造7纳米及更先进芯片的核心工具[1] - 新型晶体管设计如GAAFET和CFET通过闸极全方位"包覆"及垂直堆叠技术，减少对微影曝光技术的依赖，提升晶圆空间利用率[2] - GAAFET采用平行排列的晶体管组，闸极包覆各侧面，CFET则通过垂直堆叠进一步优化空间，两者均强调横向材料移除的精准度[2] 制造工艺重心转移 - 未来芯片制造将更侧重蚀刻技术而非微影曝光，因GAAFET和CFET设计要求从晶圆上精准移除多余材料[2] - 高数值孔径(High NA)EUV设备可能无法延续前代设备在7纳米及更先进制程中的关键作用，行业重心转向高密度晶体管集成[3] - 随着GAA和CFET技术普及，EUV多重图案化技术及High NA设备订单可能面临长期挑战[3] 技术替代影响 - 晶体管设计革新将改变半导体设备需求结构，蚀刻设备重要性上升，EUV设备市场地位或受冲击[2][3] - 垂直与平面方向的高密度集成能力降低了对最小特征尺寸的依赖，推动制造范式转变[3]