芯片资源管理挑战 - 芯片资源管理不善增加了功率、性能和面积权衡的复杂性，可能导致性能瓶颈、开发成本上升和功耗管理困难[1] - 跨芯片通信的固有延迟比单个芯片内更长，随着芯片数量增加，相互通信的功耗变得更难管理[1] - 系统和处理器供应商通过增加计算密度提高性能，通过提高产量降低成本，但使用第三方芯片优化系统更为困难[1] Chiplet设计方法论 - 许多公司首次尝试chiplet设计时错误地从芯片内部开始工作，而非从系统角度出发，导致在互操作性和通用性方面陷入困境[2] - 正确方法应从系统总线和NoC开始，优化NoC和系统总线及协议（如CHI或AXI），针对具体应用和目标市场调整功率、性能和面积[2] - 所有芯片组的系统总线必须相同，理想情况下I/O互连是通用的，这给IP供应商带来了新的挑战[2] Chiplet市场分类 - Chiplet市场分为专属市场（单一供应商）、本地生态系统（5-7家公司合作）和开放市场（多供应商互连）[3] - 目前95%-99%的chiplet市场属于专属市场，大型制造商追求超越标准的关键性能指标（KPM）[3] - 本地生态系统的例子包括日本和欧洲汽车供应商群体，以及RISC-V公司联盟[3] 芯片分区策略 - 行业正从专属生态系统向本地生态系统过渡，芯片开发人员寻求最佳构建方法[6] - 简化方法包括按技术划分芯片，将模拟部分放在更高工艺节点，处理低工艺节点的能耗问题[6] - 功能分区可构建更大系统而不必将所有组件放在同一SoC上，例如汽车ADAS解决方案中的功能分组[6] Chiplet互操作性挑战 - 实现可互操作的chiplet市场比许多人意识到的更困难，需要良好的验证IP和一致认可的标准[9] - UCIe等标准仅提供最低级别的连接，无法确保芯片间的相互理解，需要更高级别的通信协议[9][10] - 行业初期过于关注物理层接口定义，而忽视了资源管理层面的问题[11][12] 行业发展趋势 - 行业正探索如何在封装中即插即用多供应商chiplet，面临架构设计和资源管理的挑战[12] - 美国政府通过NAPMP计划推动完全自动化的1000个芯片封装设计流程，涉及复杂的启动过程和信任链定义[12] - 代工厂提供的微米间距混合键合技术为3D堆叠chiplet创造了新机会[12]