行业技术演进趋势 - 在AI算力快速演进与高带宽互连需求持续攀升的推动下，IC演进呈现出“合久必分，分久必合”的路径：从单芯片走向更大规模的SoC，再到Chiplet/多die的拆分与组合 [2] - 进入后摩尔阶段，先进封装与异构集成成为关键支撑，产业链各环节需紧密协同以应对系统级约束，降低集成复杂度与量产风险 [2] 产业论坛核心信息 - 硅芯科技联合深芯盟、半导体行业观察、势银芯链于3月26日在上海浦东嘉里酒店举办“Chiplet与先进封装产业协同论坛” [2][6] - 论坛旨在联动设计、制造、封测、设备、EDA与应用端代表，围绕“标准—芯粒库—新一代2.5D/3D EDA工具链”聚焦工程化落地路径 [2] 论坛主要亮点与议程 - 首次亮相基于典型案例沉淀的先进封装产业协同应用解决方案，展示如何将标准、协作机制与工具链能力转化为可执行的工程流程，并阐明从设计到量产的闭环验证体系 [9] - 中电标协先进封装标准分会筹建启动，联合产业链各方共探先进封装标准与接口体系建设，推动标准从讨论走向可执行、可验证的工程规则 [10] - 论坛推动产业从“分工深化”走向“协同升级”，通过圆桌对话与现场交流，对齐关键需求与协作边界，降低跨环节信息偏差，旨在形成后续项目合作的具体机会 [11]

Chiplet技术定义与演进背景 - Chiplet设计被定义为同一封装内的多个芯片，这些芯片使用针对封装内通信优化的信号相互通信[4] - 技术演进路径从20世纪90年代的多芯片模块开始，历经多芯片封装、NAND闪存堆叠、堆叠芯片、大芯片、混合工艺、采用TSV的HBM、混合键合以及AMD的VCache技术[2] Chiplet的驱动因素与核心优势 - 由于光罩尺寸限制，设计尺寸过大无法安装在单个芯片上，需要分割到多个芯片上[4] - 较大的芯片良率较低，使用更多更小的Chiplet更经济[4] - 先进工艺节点中大型设计的掩模成本可能在3000万美元到5000万美元之间[4] - Chiplet使芯片制造商能够将昂贵的工艺节点的使用限制在有利可图的地方[4] - 能以更低的非经常性工程费用加快产品上市速度[5] - 能够混合使用不同的晶圆技术，例如存储器与逻辑电路，或光学器件[5] - 有些技术不会随着工艺节点的缩小而缩小，例如SRAM[5] - Chiplet可以节省电能[5] - 走线在中介层上的信号线具有更低的电容特性，有助于降低功耗[15] Chiplet的经济效益与设计案例 - 对于大型应用，尤其是面向大型数据中心的AI应用，Chiplet是更具经济效益的解决方案，因为大型单芯片的良率最低[9] - 4芯片设计可以在成本仅为59%的情况下，提供更大的芯片面积和更优的解决方案[10] - 如果可以将SRAM放置在成本更低、工艺更老的芯片上并通过混合键合技术连接，就没有理由在先进工艺中占用宝贵面积来制造SRAM[13] - AMD的Zen 5和Zen 5c设计是利用不同的核心芯片和/或不同数量的核心芯片来更经济地生产新SKU的例子[13] Chiplet的应用实例与技术融合 - Xilinx使用多个Chiplet来制造大型FPGA，是有效制造大型芯片的范例[9] - HBM是运用不同晶圆技术的例子，它将堆叠式DRAM工艺芯片与CMOS逻辑基片芯片相结合[13] - CMOS图像传感器是另一个混合技术的例子[13] - 未来更多类型的存储器如MRAM、ReRAM和FRAM的出现，增加了应用的可能性，因为它们不会限制设计中其他部分的工艺[13] 市场动力与规模效应 - 英伟达的数据中心收入飙升，超大规模数据中心的资本支出在2025年预计超过700亿美元，约为2024年的两倍[20] - 人工智能支出在超大规模数据中心收入中的占比更高，过去五年中其收入占比大约翻了一番[20] - 规模经济降低成本，DRAM与NAND的竞争推动了SSD的诞生，同样的现象也推动了UCIe的发展[16] - Chiplet是一种赋能技术，预计混合键合技术将会成为一项非常重要的技术[20] - 到2031年，芯片市场规模预计将达到6000亿美元，与2025年半导体总收入大致相当，在人工智能系统巨额资本支出的推动下，芯片市场渗透率将继续增长[20]

半导体封装技术范式转变 - 行业核心关注点从缩小晶体管尺寸（纳米级）转向通过连接多个芯片单元来构建更大系统（微米级）[1][2] - 驱动转变的根本原因是物理定律限制了晶体管尺寸的持续微缩，同时单片大芯片面临光刻掩模面积极限（约858平方毫米）和良率急剧下降的问题[4][5][6] - 业界应对策略是采用Chiplet（小芯片）设计，将大芯片拆分为更小部件分别制造再拼接，以提升良率、降低成本并灵活使用不同工艺节点[8][9] Chiplet与先进封装架构 - Chiplet模式像乐高积木，允许计算核心采用3纳米等先进工艺，而I/O电路采用6纳米等成本更低的工艺，实现优化配置[9] - 拆分芯片的关键挑战在于芯片间高速互连，其性能必须媲美或超越芯片内部线路，否则拆分失去意义[10][11] - 先进封装架构如CoWoS（Chip-on-Wafer-on-Substrate）成为关键，其结构类比为“培根鸡蛋麦满分”：芯片（培根）、中介层（鸡蛋）、基板（松饼）[12][13] 传统有机基板的瓶颈 - 有机基板（树脂和玻璃纤维）已统治行业25年，成本低廉且稳定，但面对AI芯片的高功率和高频信号需求时出现瓶颈[14][15][17] - 主要瓶颈有两项：热膨胀系数（CTE）不匹配（有机基板CTE为17–20 ppm/°C，是硅的6-7倍），导致大芯片封装翘曲；以及高频信号下损耗大[17] - 人工智能芯片的兴起打破了有机基板长期以来的适用性平衡[16][18] 硅中介层的兴起与局限 - 台积电于2012年引入硅中介层作为CoWoS的核心，利用硅与芯片材料一致（CTE约3 ppm/°C）及半导体精密工艺实现高速高密度互连[20][21] - 硅中介层成为AI芯片存在的关键，但本身成为新的瓶颈：其制造占用晶圆厂产能（如洁净室、晶圆），与芯片制造争夺资源[21] - 硅中介层成本高昂，大型硅中介层价格超过100美元，可能占封装成本一半以上，预计2028年顶级AI芯片封装成本达1300美元左右，且尺寸受限于晶圆良率逻辑[21][22] 玻璃基板的技术优势与挑战 - 玻璃基板被视为潜在解决方案，主要优势在于其CTE可调整至接近硅的约3 ppm/°C，以及信号损耗比有机基板低十倍以上[28] - 玻璃表面极其光滑，支持混合键合等先进技术，将连接点间距缩小至10微米以下；其透明性支持光波导嵌入，为光互连奠定基础[29][30] - 玻璃面临三大挑战：易破裂的可靠性问题；导热系数低（约1 W/m·K，硅为130–150 W/m·K）；以及电源噪声抑制难题[32][33] - 玻璃基板目前量产良率低于有机基板，成本高出数倍，经济性差距显著[35] 主要厂商竞争格局 - **英特尔**：玻璃基板技术先行者，投入超10亿美元，拥有近半数相关专利，但核心人才流失至三星，且被业内专家预计2030年前难实现商用生产[36][37][38] - **三星**：构建垂直整合体系，目标2028年用玻璃取代中介层，但2025年样机未通过客户质量认证，量产能力待验证[26][39] - **Absolics（SKC子公司）**：获美国政府资助建厂，但面临缺乏大客户困境，AMD可能成首个客户，量产目标已推迟至2027年[40][56] - **台积电**：掌控CoWoS产能瓶颈，据估计英伟达消耗其超60%产能，此瓶颈反而强化其定价权和客户锁定[49] - **有机基板阵营**：包括味之素（ABF膜市占率超95%）、Chipletz（智能基板）、英特尔（EMIB技术）等，仍在持续改进，韧性强大[44][45][46] 台积电的战略布局 - 台积电通过三管齐下策略应对封装挑战：1) 扩张CoWoS产能，计划到2026年底月产量提高60-70%以上；2) 转型至CoPoS面板级封装，为集成玻璃或硅光子技术预留空间；3) 探索CoWoP等颠覆性技术，试图消除基板层概念[50][51] - 台积电的CoPoS路线图可能将玻璃基板纳入自身生态，这对独立玻璃基板厂商构成双刃剑：既可能打开市场，也可能消解其“绕过台积电”的生存逻辑[50] 未来发展的关键信号 - **玻璃阵营关键信号**：Absolics获得首份量产采购订单（如AMD认证）；三星通过下一代原型机获得客户资格认证[56] - **有机材料阵营关键信号**：味之素ABF实现5微米以下间距量产；英特尔EMIB技术获得苹果、高通等大公司订单采用[57] - **台积电平台关键信号**：VisEra的CoPoS面板试点线实现稳定产能；CoWoP技术可行性取得突破[57] - 行业标准（如UCIe 3.0）的演进也将决定不同技术路径的主流地位[57] 行业核心矛盾与趋势 - 根本矛盾在于AI芯片尺寸和复杂度持续增长与现有封装能力（成本、产能、性能）之间的冲突，物理极限迫使变革[60] - 竞争本质是“旧物理”（有机基板持续改进）与“新物理”（玻璃等新材料）在可制造性、成本效益上的较量[43][47] - 未来形态未定，可能结局包括玻璃基板胜出、有机基板延续一代，或基板概念本身被颠覆[53][60] - 投资决策需密切关注上述关键信号，在迷雾中抢先洞察趋势[54][58]

行业增长与结构性悖论 - 全球半导体行业预计2026年销售额将达到9750亿美元，创历史新高，主要受人工智能基础设施驱动[3] - 行业增长强劲，2025年增长率22%，预计2026年加速至26%，到2036年销售额有望达到2万亿美元[6] - 增长存在显著结构性差异：高价值人工智能芯片贡献约一半总收入，但销量占比不足0.2%[6] - 人工智能芯片蓬勃发展的同时，用于汽车、计算机、智能手机和非数据中心通信应用的芯片增长相对放缓[6] - 行业面临将所有鸡蛋放在人工智能篮子里的风险，需考虑如何应对人工智能需求放缓的情况[2] 市场表现与集中度 - 截至2025年12月中旬，全球十大芯片公司总市值达9.5万亿美元，较2024年同期6.5万亿美元增长46%，较2023年同期3.4万亿美元增长181%[6] - 市场高度集中，前三大芯片公司占据总市值的80%[6] - 预计到2026年，生成式人工智能芯片收入将接近5000亿美元，约占全球芯片销售额的一半[6] - AMD首席执行官将数据中心人工智能加速器芯片的潜在市场规模预期上调至2030年的1万亿美元[6] 供需与价格动态 - 预计2025年芯片销量达1.05万亿片，平均售价每片0.74美元[7] - 预计2026年存储器收入约2000亿美元，占当年半导体总收入的25%[7] - 人工智能推理和训练对HBM3、HBM4和DDR7内存的需求增长，导致DDR4和DDR5等消费级内存短缺，其价格在2025年9月至11月期间上涨约4倍[7] - 预计2026年第一季度和第二季度消费级内存价格可能进一步上涨高达50%，例如一种流行配置到2026年3月价格或达700美元，而2025年10月为250美元[8] - 制造商优先发展人工智能专用硬件，导致晶圆和封装产能的“零和博弈”竞争，冲击下游行业[8] 数据中心依赖与潜在风险 - 芯片市场高度依赖数据中心人工智能芯片，预计2026年贡献近一半行业收入[8] - 人工智能数据中心到2027年预计需要额外92吉瓦电力，可能面临获取困难[9] - 人工智能芯片效率提升和模型优化可能减少未来对计算量和芯片的需求[9] - 新竞争芯片以更低价格推出可能对整个芯片市场产生通缩效应[9] - 若人工智能商业化进程慢于预期，数据中心项目可能被取消或推迟，不利芯片销售[8] 技术演进与系统集成 - 预计2026年至2030年间，人工智能数据中心工作负载将以每年三到四倍速度增长[14] - Chiplet技术正满足人工智能数据中心的芯片级性能需求，带来良率、带宽和能效优势[14] - 到2026年，芯片制造商可能越来越多地将HBM集成到更靠近逻辑芯片组的位置，实现每秒数TB的数据传输，提高能效[14] - 共封装光器件可能在数据中心交换机中得到广泛应用，实现更高机架聚合带宽[14] - 预计2024年至2029年间，人工智能网络架构支出将以38%的复合年增长率增长[15] - 光互连技术预计在2026年得到更广泛应用，以应对传统铜缆设计无法满足的人工智能工作负载需求[15] - CPO和LPO技术有助于缩短电气路径，降低30%至50%功耗，并提供更高带宽和更低总体拥有成本[18] 产能与供应链限制 - 2025年第四季度，内存芯片产能开始出现瓶颈，主要因生产线转向DDR5和HBM[25] - 美光取消了旗下Crucial内存产品线，退出了消费市场[25] - 内存价格飙升导致许多公司推迟或取消订单，进而影响其他半导体元件订单[26] - 美光科技表示“2026年的产能已经售罄”[26] - 主要内存厂商的新增产能大部分将在2027年和2028年开始逐步提高[26] - 台积电最新一代制程节点产能日益稀缺，三星和英特尔晶圆代工产能爬坡进度或产能规模有限[27] - 半导体制造使用的材料如镓、锗、氖气和稀土材料也存在产能瓶颈风险[27] 资本支出与投资趋势 - 预计DRAM资本支出将增长14%至610亿美元，NAND闪存资本支出将增长5%至210亿美元[30] - 涉及复杂收益分成协议或计算换股权的交易数量和价值增长，可能对人工智能模型开发商和数据中心运营商未来盈利能力造成压力[30] - 人工智能、半导体和云基础设施提供商之间战略联盟推动新一轮人工智能计算资本周期，形成资金和需求双向流动的生态系统[21] - 地缘政治因素推动各国政府寻求增强本地芯片制造能力，影响资本配置和供应链格局[22] 区域化与人才挑战 - 北美、欧洲、中东和日本计划提高本国芯片生产能力，可能影响对亚洲其他地区的外国直接投资[30] - 各地区可能更加分化：东南亚和印度或成为以批量生产为主的后端中心；台湾、美国、日本和欧洲部分地区则侧重异构集成和先进封装[30] - 先进封装领域面临专业人才短缺，可能阻碍区域实现更高半导体自主性的目标[19] 战略考量与未来指标 - 行业需考虑如何在人工智能芯片需求放缓时，保持高现金水平和低债务的同时履行资本支出承诺[11] - 需探索人工智能芯片需求下降时，先进的存储器和逻辑制造能力应如何以及在哪里重新分配[12] - 行业资本配置策略可能需要从产能驱动型转向能力驱动型，重点实现人工智能系统层面差异化[23] - 需评估人才需求、核心竞争力及更具地域性的合作伙伴模式，并涵盖非人工智能市场机遇[23] - 面对新进入者挑战及人工智能从训练转向推理的趋势，当前市场领先者可能难以维持其主导地位[30] - 人工智能数据中心规模扩大可能加剧电网紧张，投资发电能力的公司可能受益[31]

公司股价与市值表现 - 截至2026年1月9日收盘，和顺石油股价报收于27.81元，较上周的27.33元上涨1.76% [1] - 本周股价最高触及29.32元，最低触及26.1元 [1] - 公司当前最新总市值为47.81亿元，在炼化及贸易板块市值排名第18位，在全部A股市值排名第3594位 [1] 收购交易进展 - 公司正在推进收购上海奎芯集成电路设计有限公司，目前尽职调查工作仍在有序开展中，双方将尽快推进相关事宜 [1] 被收购方（奎芯科技）业务与技术优势 - 奎芯科技在高速互联IP（包括UCIe、HBM、LPDDR、PCIe）和IO Die模块化方面具备行业稀缺性，这类接口是高性能计算和Chiplet架构的关键 [1] - 其Chiplet客户为国内AI芯片独角兽企业，产品是用于大模型训练/推演和科学计算的AI大芯片 [1] - 预计Chiplet产品将在明年下半年量产 [1] 被收购方（奎芯科技）近期经营状况 - 2025年，奎芯科技在高速接口IP与Chiplet解决方案领域保持良好发展态势，整体业务呈增长趋势，订单量持续增加 [2] - 核心IP与芯粒方案顺利推进流片验证，头部客户拓展稳定 [2] - IP与Chiplet相关业务收入占比持续上升 [2] 被收购方（奎芯科技）业务规划与增长路径 - 公司规划通过“SIC设计服务+IO Die模块化集成”打造差异化，为下游AI芯片公司提供量产服务，SIC量产服务未来将带来更大的收入弹性 [2] - 未来三年业绩增长由三条业务线驱动：IP业务稳健增长（年化有机增长10–20%，叠加IP涨价和新产品上市逻辑）、AI SIC量产业务带来的服务收入扩张、Chiplet+IO Die的潜在增长 [2] - 在AI SIC设计服务领域，公司目前有约3家潜在大客户，基本可覆盖未来3年的设计服务体量 [2] - Chiplet+IO Die技术已进入客户落地阶段，此方向存在较大业绩弹性 [2]

行业核心驱动力：先进制程成本飙升与封装技术演进 - 先进制程成本呈指数型增长，边际效益下降 一片2nm芯片设计成本约7.25亿美元，是65nm芯片的25倍 建造一座5纳米芯片制造厂所需投资是建造20纳米工厂的5倍 [1][2] - 成本压力驱动行业重心向先进封装领域倾斜 通过芯粒（Chiplet）及高端先进封装的组合，可实现“混合制程”、缩短上市时间、IP可复用及良率改善 [2] 先进封装的技术价值与演进路径 - 先进封装通过芯粒+异构集成实现更大面积拓展，是AI数据中心在控制成本的同时最大化性能的关键 可突破光刻机掩模版曝光视场的尺寸限制，将AI加速器“做大做强” [3] - 技术演进核心是互连I/O数量与带宽密度持续上升 第一代以高密度电子互连为主，混合键合将互连间距从微米级推升至<10μm 第二代将引入光互连，向“小芯片+异构集成+光学I/O”方向演进 [4] - 硅桥封装是2.5D解决方案，用于替代硅中介层技术 混合键合等“去焊料化”技术是实现互连密度提升的关键 [5] - 混合键合主要工艺形态包括晶圆对晶圆、芯片对晶圆及集体芯片对晶圆，分别适用于不同场景 [6] 先进封装市场前景与产业链 - 2024年中国先进封装市场规模约967亿元，占全球市场规模的30.95% 预计2029年将达到1888亿元，2024-2029年年复合增速达14.30%，届时占全球市场规模预计将达36% [7] - 从单位封装成本看，使用Si中介层、模塑中介层嵌入硅桥等技术的方案价值量较高 在存储应用中，HBM整体价值量高于CBA DRAM和3D NAND闪存 [7] - 报告列举了产业链相关公司，包括设备厂商、材料供应商及OSAT封测厂商 [7]

文章核心观点 文章核心观点是：Chiplet（芯粒）与传统的软IP（知识产权）在概念上虽有相似之处，但两者在集成、设计、制造、测试、供应链、安全性和商业模式等方面存在根本性差异。Chiplet市场的发展需要解决一系列软IP所不具备的独特挑战，包括物理集成、接口标准、形状匹配、热管理、安全架构和持续供应等。尽管Chiplet代表了IP复用的新阶段，但它不会取代软IP，两者将在未来的芯片设计中并存并融合[2][29]。 Chiplet与软IP的核心差异 - **设计集成层面不同**：软IP是在逻辑层面集成的工具，而Chiplet则将集成挑战转移到了物理和系统层面，涉及封装层面的物理连接[2][24] - **功能可定制性差异**：软IP具有高度可配置性，设计工具可以自动剔除不需要的逻辑功能；而Chiplet的功能通常是固定的，任何未使用的功能仍会占据硅片面积并增加成本[5][6] - **交付物与可见性**：软IP以RTL代码或模型形式交付，提供一定透明度；Chiplet则是预先构建好的硅片“黑盒”，设计人员只能获得抽象的时序、功耗和散热模型[5][26] Chiplet带来的物理与系统层挑战 - **形状与布局难题**：Chiplet呈矩形且尚无形状标准，难以确保在有限封装空间内实现引脚短距离连接，不匹配的布局会导致信号线过长和偏移问题[12][15] - **接口匹配与协议一致性**：即使物理接口对齐，若通道方向相反也可能无法匹配，需要支持线路反转的D2D接口；所有Chiplet必须在交互协议、地址映射、控制机制和处理中断方式上达成一致[16][32] - **热管理与物理应力**：每个Chiplet都会产生热量，集成商需要热模型来验证封装散热，且不能干扰其他组件（如HBM）；大型中介层易翘曲，需进行平面度分析以确保可靠性[24] 启动、安全与测试的复杂性 - **系统启动协调**：多Chiplet系统需要分层启动架构，一个主Chiplet协调其他组件的启动和上电顺序，对于包含大量Chiplet的系统，必须采用类似H3的分层并行触发方法[11] - **安全架构划分**：Chiplet系统的攻击面更大，需要可信的供应链验证和硬件认证框架；安全资源（如信任根RoT）需在封装或系统级别协调，通常指定一个Chiplet作为信任根[18][19] - **测试与可访问性挑战**：Chiplet由供应商独立测试，但集成商需要测试向量并关注测试覆盖率；内置自测试（BiST）有望更广泛应用；3D堆叠使测试访问更困难，需确保测试向量能在协议栈中传递[20][22][27] 供应链、经济模型与市场生态 - **供应链与持续供应**：Chiplet供应链更接近传统芯片，与工艺节点和代工厂紧密绑定，增加了对供应商的依赖；购买方需在产品的整个生命周期内确保Chiplet的持续供应，并验证其真伪[22] - **经济性考量**：为不同应用创建不同配置的Chiplet家族需要单独的掩膜集，这会显著增加成本，而软IP则没有此类成本[9] - **市场生态与共存**：Chiplet市场将包含定制和现成（商用）两种类型；未来许多IP模块（如CPU、GPU、NPU集群）将成为现成Chiplet，但软IP仍将发挥重要作用，许多设计方案将融合两者[2][4][29]

全球半导体行业进入新增长周期 - 全球半导体市场规模预计在2026年达到9750亿美元，同比增长超25%，行业已结束去库存并步入强劲复苏轨道 [1] - 行业增长由“AI算力需求爆发”、“全球周期复苏”与“国产化进程加速”三大核心动力强力共振驱动 [1] AI算力需求成为核心增长引擎 - 华为预测到2035年全社会算力总量将实现高达10万倍的增长，转化为对芯片和高端存储的海量需求 [1] - AI大模型向多模态和复杂推理演进，导致数据吞吐量呈指数级增长，激增对HBM、高性能DRAM及企业级SSD的需求 [2] 存储产业逻辑被AI改写 - 三星、SK海力士等原厂将产能优先分配给利润丰厚的HBM，导致常规存储市场出现显著供需缺口 [2] - TrendForce预测2025年第四季度DRAM价格预计将上涨13-18% [2] - Yole Group报告指出，2024年至2030年全球HBM市场收入的年复合增长率预计将高达33% [2] 国产化进程向核心环节深化 - 半导体设备与存储芯片是国产化攻坚的两大关键阵地 [2] - 长鑫存储启动IPO辅导、长江存储三期项目落地，国产存储龙头在资金实力和技术代差上取得重大突破，扩产确定性高 [2] - 2025年被普遍判断为国产半导体设备订单增长与业绩兑现的关键之年 [3] AI创新驱动主线的投资机会 - 关注在AI训练与推理芯片领域持续突破的国内设计公司，如寒武纪、海光信息 [3][4] - 持续看好存储全产业链，重点标的包括兆易创新、德明利、江波龙、香农芯创、佰维存储、普冉股份、聚辰股份 [3][4] - AI芯片对先进封装依赖加深，同时驱动高端PCB需求，关注相关产业链公司 [3] 国产化进程深化主线的投资机会 - 半导体设备是替代斜率最陡峭的领域，重点关注在刻蚀、薄膜沉积、清洗、CMP、量测等关键环节已实现突破的龙头，如北方华创、中微公司、拓荆科技、华海清科 [3][4] - 建议关注从设计、制造到封装测试以及上游设备材料端的半导体全产业链，重点标的包括中芯国际、华虹公司、芯原股份、盛科通信-U [3][4]

AI驱动半导体产业发展 - AI被视为半导体未来发展的新驱动力，将重新定义摩尔定律的意义[2] - 与过去由单一产品（如大型电脑、个人电脑、智能手机）驱动不同，AI的应用形态更多元，目前仍处于基础设施建设阶段，主要集中在数据中心[2] - AI发展将从云端走向边缘（Edge Computing/AIoT），进入应用阶段，将出现上千上万种不同的应用产品，如智能汽车、机器人、智能家庭、智能城市等[2] AI应用多样化带来的挑战 - AI应用的多元化对半导体设计与制造构成全新挑战[2] - 传统芯片设计的规模经济可能失效，因为过去制程升级多针对单一架构与高出货产品[3] - 现今最先进制程（如5纳米以下）的设计费用高达约20亿美元，产品销售额若未达10亿美元则不具备经济效益[3] 芯粒（Chiplet）与先进封装技术 - 芯粒（Chiplet）被视为关键解决方案，其概念类似积木，可依需求自由组合高运算模组，实现重复使用于不同产品中[3] - 该方案能分摊高昂的开发成本，并提升市场灵活度，成为AI时代的新架构基石[3] - 随着摩尔定律逼近物理极限，制程微缩速度放缓，未来的突破口可能在于封装技术而非制程本身[3] - 先进封装技术（如CoWoS、InFO）的成熟使芯片间的整合效率成为效能提升的关键，封装从过去的辅助角色转变为重要环节[3] 未来产业发展焦点 - 在维持半导体制造与封装领先优势的同时，积极深耕“系统设计”被视为下一步的关注焦点[3] - 最终主导产业发展的将是系统设计者[3]

会议基本信息 - 会议名称为2025势银异质异构集成年会，指导单位为宁波市科技局，主办单位为甬江实验室和势银（TrendBank），联合主办单位为宁波电子行业协会 [11] - 会议时间为2025年11月17日至19日，地点在宁波镇海区南苑望海酒店，会议规模预计为300-500人 [11] - 会议主题为"聚焦异质异构技术前沿，共赴先进封装芯征程"，旨在助力宁波乃至长三角地区打造先进电子信息产业高地 [1][10] 会议背景与目标 - 人工智能、智能驾驶及高性能运算应用对芯片设计与制造提出严苛要求，芯片功耗、性能、面积及成本等问题驱动新兴半导体技术加速产业化 [9] - 在传统摩尔定律逼近物理极限背景下，异质异构集成已成为半导体领域重要发展方向，包括2.5D/3D异构集成、光电共封装、晶圆级键合工艺与玻璃基封装的产业化突破 [9] - 宁波作为全国制造业单项冠军第一城，在先进制造业领域具备深厚基础，甬江实验室作为省级实验室重点布局电子信息材料与微纳器件制备研究方向 [9] 会议核心内容 - 会议紧密围绕多材料异质异构集成、光电融合等核心技术，聚焦三维异构集成、光电共封装、晶圆级键合、晶圆级光学、半导体材料与装备、TGV与FOPLP等前沿先进封装技术维度 [11] - 同期将举行甬江实验室信息材料与微纳器件制备平台8英寸验证线投运仪式并开放参观 [1][2] - 会议设置异构集成与先进封装、光芯片与CPO技术创新、异质异构集成工艺与材料装备、Micro LED异质集成微显示等多个技术分论坛 [4][6][7][8] 会议日程安排 - 11月17日下午举行甬江实验室异质异构集成对接闭门会及验证线观摩与合作洽谈 [4] - 11月18日上午举行政府领导致辞、主办方致辞、验证线投运仪式及异构集成与先进封装方向技术报告 [4] - 11月18日下午举行光芯片与CPO技术创新方向技术报告及圆桌论坛 [6] - 11月19日上午举行平行论坛，包括异质异构集成工艺与材料装备分论坛和Micro LED异质集成微显示分论坛 [7][8] 参会企业与机构 - 参会企业包括荣芯半导体、角矽电子、硅芯科技、德图科技、制局半导体、阿里云智能、光讯科技、华进半导体、仕佳光子、应用材料等产业链重要企业 [4][6] - 科研机构包括浙江大学、中科院微电子所、江苏第三代半导体研究院、宁波材料所等知名科研单位 [6][7][8] - 设备与材料企业包括青禾晶元、芯丰精密、EVG Group、迈为科技、Onto innovation等代表企业 [7][8] 会议价值与意义 - 会议将推动产业界与科研界协同攻坚，提升下游客户对异质异构集成产品应用的信任度 [9] - 通过深度科研交流与产业话题分享，促进技术创新与产业应用深度融合 [11] - 有助于实现"聚资源、造集群"的发展目标，为长三角地区先进电子信息产业发展提供支撑 [1][10]