SK海力士下一代DRAM技术路线图 核心观点 - SK海力士在IEEE VLSI Symposium 2025上发布未来30年DRAM技术路线图，重点突破传统微缩工艺瓶颈，推进4F平方VG平台和3D DRAM技术 [1] - 公司计划通过结构、材料与元件创新实现高密度、高速、低功耗DRAM，并解决3D DRAM成本问题以巩固竞争力 [2] - 技术路线图旨在为年轻工程师提供中长期研发方向，并与产业合作推动DRAM持续演进 [3] 技术细节 4F平方VG平台 - 采用垂直栅极结构（VG），单元面积从传统6F（2F×3F）缩小至4F（2F×2F），提升集成密度 [2] - 垂直栅极设计使通道环绕栅极四周，区别于传统平面结构，优化性能与功耗 [2] 3D DRAM技术 - 通过垂直堆叠存储单元突破平面结构限制，尽管堆叠层数增加可能推高成本，但公司计划以技术创新控制成本 [2] 行业背景与公司战略 - IEEE VLSI Symposium是全球半导体领域顶级学术会议，展示AI芯片、存储器等前沿成果 [1] - 公司对比2010年行业对DRAM技术停滞于20纳米的预测，强调持续创新是突破技术极限的关键 [3] - 未来技术研究院院长车善镕提出"为可持续未来推动DRAM创新"的研发理念 [1] 后续动态 - 公司副总裁朴柱东将在大会闭幕日公开VG结构与晶圆键合技术的DRAM电性验证成果 [3]