芯片制造技术进展 - 中国北京大学展示FlipFET设计 实现与CFET类似PPA而无需单片或顺序集成难题 [2] - FlipFET工艺在晶圆正面形成FinFET NMOS 背面形成FinFET PMOS 两者性能良好 [8] - FlipFET关键工艺步骤包括晶圆翻转和背面晶体管形成 共8个主要步骤 [11] - FlipFET优势在于自对准晶体管堆叠 无需高纵横比工艺 但面临成本和良率挑战 [12] - 中国实验室进一步创新FlipFET设计 包括自对准栅极和4堆叠晶体管方案 [13] DRAM技术发展 - DRAM面临4F2和3D两个拐点 6F2架构只能扩展到1D节点 [16] - 4F2单元尺寸为6F2三分之二 理论上密度可提高30% [23] - 4F2关键推动因素是垂直沟道晶体管 但制造难度更高 [24] - 4F2架构面临高纵横比蚀刻和沉积挑战 需EUV图案化 [31] - 3D DRAM同步开发中 中国芯片制造商可能成为该领域颠覆者 [36] 台积电技术创新 - 台积电研发BEOL金属层内eDRAM阵列 释放前端晶体管和底层金属层 [38] - 台积电4Mbit宏位密度63.7 Mb/mm² 未来几代技术潜力巨大 [41] - 台积电展示CVD生长二维材料NSFET 采用新颖"c形"接触方案降低电阻 [50][52] - 台积电广泛讨论forksheet架构 可能预示未来技术路线 [59] 二维材料应用 - 二维材料预计将在10A节点(约2030年)成为必要 聚焦TMD单层材料 [47] - 台积电展示NMOS器件 英特尔展示PMOS和NMOS器件 并在300mm晶圆试产 [52] - 二维材料生长是工业化关键障碍 目前主要采用CVD直接生长方案 [50] - 英特尔改进二维晶体管接触工艺 但仍依赖材料转移而非生长 [55] 先进晶体管架构 - Forksheet是GAA演进 通过介电壁使NMOS和PMOS更紧密连接 [56] - Forksheet面临制造挑战 需开发能承受工艺处理的超低k材料 [58] - CFET预计2030年左右推出 台积电/英特尔/三星/IMEC方案趋同 [63][64] - 英特尔展示CFET+背面供电集成方案 解决供电难题 [67] 英特尔18A工艺 - 英特尔18A工艺SRAM尺寸比Intel 3缩小30% [72] - 结合GAA晶体管和PowerVia背面供电 形成新金属堆叠架构 [74] - 在1.1V下时钟速度提高25% 0.75V下性能提高18%功耗降40% [74] - 预计2025年下半年量产 密度略低于台积电N3P [78] 数字孪生技术 - 数字孪生涵盖原子级到晶圆厂级模拟 加速设计优化 [79][80] - 新思科技QuantumATK套件用于原子级材料工程模拟 [82] - Lam Research SEMulator3D软件用于虚拟晶圆制造优化 [87] - 目标实现"无人值守"晶圆厂 设备需具备预测性维护能力 [89][92]

先进的逻辑技术 - 台积电推出全球最先进的2纳米CMOS逻辑平台N2，采用GAA纳米片晶体管，芯片密度增加1.15倍，速度提升15%，功耗降低30% [4] - 英特尔展示栅极长度6纳米、接触式多晶硅间距45纳米的RibbonFET CMOS晶体管，电子迁移率在硅厚度低于3纳米前不会下降 [6][7] - 台积电展示48纳米栅极间距全功能单片CFET反相器，n型和p型器件均具有74-76mV/V的良好亚阈值斜率 [11][13] - 北京大学团队构建100纳米栅长A-CNT MOSFET，饱和通态电流2.45mA/μm，峰值跨导3.7mS/μm，非本征截止频率302GHz [17][19] 存储器技术 - Kioxia团队开发新型4F2 DRAM，采用GAA IGZO垂直沟道晶体管，导通电流超过15μA/单元，关断电流1aA/单元 [27][29] - IMEC研究发现使用贫铟薄膜和限制工作波形占空比可缓解IGZO TFT阈值电压不稳定性 [33][35] - 台湾大学团队构建具有β-W电极的MFM电容器，与HZO表现出2.9%晶格失配度，实现无疲劳耐久性 [38][40] 内存计算 - 清华大学团队开发首款基于金属氧化物CFET的3D集成芯片，与2D CIM电路相比面积、延迟和能耗分别降低55.1%、24.8%和44.9% [41][43] - 3D FeNAND阵列将模拟CIM密度提高4,000倍，计算效率比2D阵列高1,000倍，MAC运算准确率达87.8% [45][47] 高频和功率器件 - 英特尔在300毫米GaN-on-TRSOI衬底上制造GaN MOSHEMT射频晶体管，截止频率fT=190GHz，fMAX=532GHz [47][49] - 弗吉尼亚理工大学团队构建横向Ga2O3 JFET，击穿电压超过10kV，导通电阻703mΩ·cm2，可在250℃下工作 [51][54] 传感与成像 - 首尔国立大学团队开发集成气体、气压和温度传感的智能多模设备，气体检测准确率97.8% [57][59] - 索尼实现单个芯片同时获取RGB图像和测距信息，采用1.0μm拜耳像素和4.0μm测距像素 [60][61] - 台湾清华大学团队构建双换能间隙CMOS-MEMS CMUT阵列，超声发射效率16.7kPa/V/mm²，接收灵敏度57mV/kPa [65][66] 多元化主题 - 三星通过计算机建模从3,888种硫族化物组合中筛选出18种候选材料用于SOM应用 [70][72] - DeepSim公司开发AI加速的多尺度原子到电路热模拟流程，可在10分钟内完成RISC-V内核纳米级温度预测 [72][73]

先进的逻辑技术 - 纳米片晶体管和3D互补场效应晶体管(CFET)是延续摩尔定律的关键技术，纳米片架构比FinFET具有更好的静电控制、更高驱动电流和可变宽度，CFET通过堆叠n-FET和p-FET使晶体管密度翻倍[3] - 台积电发布2纳米CMOS逻辑平台(N2)，采用GAA纳米片晶体管，芯片密度比3纳米平台(N3)增加1.15倍，速度提升15%同时功耗降低30%，计划2025年下半年量产[3][4] - 英特尔展示栅极长度6纳米、接触式多晶硅间距45纳米的RibbonFET晶体管，电子迁移率在硅厚度低于3纳米前不会下降，研究表明3纳米是RibbonFET的实际缩放极限[8][9] - 台积电构建业界首个48纳米栅极间距的全功能CFET反相器，采用背面接触技术，n型和p型器件均具有74-76mV/V的亚阈值斜率，为未来逻辑技术微缩铺平道路[14][15] 新兴逻辑器件材料 - 北京大学团队采用高密度定向碳纳米管阵列构建100纳米栅长MOSFET，创下2.45mA/μm饱和通态电流和302GHz截止频率的纪录，性能超过硅平面FET[23][25] - 使用钌源漏接触的WSe2 PMOS器件实现156mV/dec亚阈值斜率和132μA/μm漏极电流，展示二维材料在下一代电子器件中的潜力[31][33] 存储器技术突破 - Kioxia团队开发新型4F2 DRAM，采用GAA IGZO垂直沟道晶体管，导通电流超过15μA/单元，关断电流低至1aA/单元，成功构建275Mbit阵列展示高密度潜力[33][35] - IMEC研究发现IGZO TFT阈值电压不稳定性可通过贫铟薄膜和限制工作波形占空比缓解，为未来DRAM可靠性提升提供解决方案[39][41] - 台湾大学团队开发具有β-W电极的金属-铁电-金属电容器，与HZO材料配合实现无疲劳耐久性，为高性能存储器开辟道路[44][45] 内存计算创新 - 清华大学团队开发首款基于金属氧化物CFET的3D集成芯片，包含Si-CMOS逻辑层、RRAM层和OS-CFET层，与2D方案相比面积减少55.1%，延迟降低24.8%，能耗下降44.9%[48][50] - 3D FeNAND阵列将模拟内存计算密度提升4000倍，计算效率比2D阵列高1000倍，在边缘计算应用中实现87.8%准确率的乘法累加运算[50][52] 高频与功率器件 - 英特尔在300毫米GaN-on-TRSOI衬底上制造高性能GaN MOSHEMT晶体管，实现190GHz截止频率和532GHz最大振荡频率，推动6G通信发展[54][56] - 弗吉尼亚理工大学团队开发横向Ga2O3结栅场效应晶体管，击穿电压超过10kV，导通电阻低至703mΩ·cm2，首次展示250℃工作和3kV可靠性数据[58][59] 传感与成像技术 - 首尔国立大学开发集成气体、气压和温度传感的智能多模设备，利用内存计算实现97.8%气体检测准确率[65][67] - 索尼实现单芯片集成RGB像素和近红外测距像素，采用1.0μm拜耳像素和4.0μm测距像素，无视差获取高分辨率图像和深度信息[68][69] - 台湾清华大学团队开发双换能间隙CMOS-MEMS CMUT阵列，实现16.7kPa/V/mm²超声发射效率和57mV/kPa接收灵敏度[73][74] 研发方法创新 - 三星通过计算机建模从3888种硫族化物组合中筛选18种候选材料，加速仅选择器存储器技术开发[78][79] - DeepSim公司开发AI加速的多尺度热模拟流程，可在10分钟内完成从原子到电路级别的温度预测，解决2D/3D IC热管理挑战[81][82]