英特尔晶圆代工展示极致多芯片封装技术 - 英特尔晶圆代工展示了一款概念性多芯片封装设计，其尺寸可扩展至市面上最大AI芯片的12倍（光罩尺寸为12倍，超过了台积电的9.5倍）[1] - 该设计旨在面向人工智能和高性能计算应用，集成了至少16个计算单元和24个HBM5内存堆栈[1] - 英特尔此前已率先打造了由47个芯片组成的显式解耦式芯片设计，其Ponte Vecchio计算GPU保持着多芯片设计数量最多的纪录[1] 封装结构与工艺技术 - 概念设计采用2.5D/3D多芯片封装，包含16个大型计算单元（AI引擎或CPU）[1] - 计算单元采用英特尔14A甚至更先进的14A-E工艺技术制造（1.4nm级、第二代RibbonFET 2环栅晶体管、改进的PowerVia Direct背面供电）[1] - 计算单元位于八个采用18A-PT工艺（1.8nm级，通过硅通孔和背面供电增强性能）制造的基础芯片之上，这些基础芯片可执行额外计算或提供大量SRAM缓存[2] - 计算单元与基础芯片之间利用超高密度10微米以下铜对铜混合键合技术（Foveros Direct 3D）连接，以提供最大带宽和功率[2] - 基础芯片之间以及与I/O芯片的横向（2.5D）互连采用基于UCIe-A的EMIB-T（增强型嵌入式多芯片互连桥，带有TSV）技术，最多可支持24个HBM5内存堆叠[2] 互连、内存与扩展能力 - 封装提议使用基于UCIe-A的EMIB-T接口连接定制的HBM5模块，而非符合JEDEC标准的HBM5堆栈，可能是为了获得更高的性能和容量[3] - 整个封装还可容纳PCIe 7.0、光引擎、非相干结构、224G SerDes、用于安全等的专用加速器，甚至LPDDR5X内存以增加DRAM容量[3] 产品路线图与行业竞争 - 英特尔展示了两种概念设计：“中等规模”设计包含四个计算单元和12个HBM显存；“极端规模”设计包含16个计算单元和24个HBM5显存堆栈[7] - 中等规模设计以今天的标准来看相当先进，但英特尔现在就可以量产[7] - 这种极致封装概念可能会在本十年末出现，届时英特尔将完善其Foveros Direct 3D封装技术以及18A和14A生产节点[7] - 如果英特尔能在本十年末生产出这种极致封装，将使其与台积电并驾齐驱，台积电也计划推出类似产品，预计部分客户会在2027-2028年左右使用其晶圆级集成产品[7] 技术挑战 - 在短短几年内将这种极致设计变为现实是一个巨大挑战，必须确保组件在安装到主板上时不会变形，即使是在极小的公差范围内，也不会因长时间使用后的过热而发生形变[7] - 行业需要学习如何为尺寸堪比智能手机（最大可达10,296平方毫米）的巨型处理器提供充足的热量和散热[7]

文章核心观点 - 英特尔在先进封装技术领域（特别是EMIB和Foveros）具备竞争优势，并正吸引苹果和高通等主要芯片设计公司的兴趣 [2][7][9] - 由于台积电先进封装产能被英伟达和AMD等大客户占据，面临供应瓶颈，为英特尔提供了潜在的市场机遇 [7] 行业需求与竞争格局 - 高性能计算成为行业标配后，对强大计算解决方案的需求增长速度已超过摩尔定律带来的提升 [2] - 为满足需求，AMD和英伟达等厂商采用先进封装技术将多个芯片集成到单个封装中，以提高芯片密度和平台性能 [2] - 先进封装解决方案已成为供应链不可或缺的一部分，台积电多年来一直主导该领域 [2] 英特尔先进封装技术 - EMIB技术利用小型嵌入式硅桥连接多个芯片组，无需像台积电CoWoS那样使用大型中介层 [4] - 基于EMIB，英特尔还提供Foveros Direct 3D封装技术，该技术利用TSV在基片上进行堆叠 [4] - Foveros是业内最受推崇的解决方案之一，并获得英伟达首席执行官黄仁勋的赞赏 [4][9] 市场动态与客户兴趣 - 苹果公司招聘DRAM封装工程师，要求具备包括EMIB在内的先进封装技术经验 [2] - 高通为其数据中心业务部门招聘产品管理总监，同样要求熟悉英特尔的EMIB技术 [2] - 苹果、高通和博通等公司加紧定制芯片竞争，选择英特尔的方案被视为一种重要举措 [7]