行业背景与挑战 - AI算力驱动半导体产业进入复杂系统时代，芯片制造面临“精密陷阱”挑战，EUV光刻技术使芯片最小线宽不断收缩，对材料最小缺陷尺寸的要求逼近10nm以下，任何未被检测到的微小颗粒都可能成为致命缺陷，直接影响芯片功能与良率 [1] - 量检测技术的角色发生重要转变，从工艺完成后的“阅卷老师”，转变为进入下一代节点的“前提条件”，尤其是在3D集成与先进封装纵横交错的今天 [1] 中安半导体新一代颗粒检测设备ZP8 - ZP8设备最佳检测灵敏度可达10.5nm，旨在挑战10.5nm探测精度，满足硅片厂及晶圆厂研发环节的严格需求 [3][5] - 公司产品迭代节奏极快，从2024年到2025年，无图形缺陷检测设备保持半年一代的迭代节奏，检测灵敏度实现了从26nm到17nm再到12.5nm的跨越式跳变 [3] - 设备性能通过“光学+机械+算法”的多维度系统级优化实现，包括优化激光系统、定制特殊物镜结构、高稳定性高精度转台系统以及融合图像传感器与深度学习算法，从而在裸硅片上稳定捕获超微小缺陷 [5] - 在关键层验证中表现出高可靠性与一致性：在裸片层匹配率约98%，相关性R²为0.96；在HKMG等关键薄膜层中，检测结果与参考标准具备高度一致性，验证了其在不同材料与工艺层中的适应能力及统计稳定性 [8] - ZP8具备极强的通用性与技术延展性，实现了从衬底制造到先进封装的全产业链覆盖，并赋能先进制程研发与大批量生产，通过对成膜、CMP、刻蚀等核心工序的微粒缺陷监控与质量闭环，支撑前沿研发并筑起量产良率防线 [9] - 公司计划于明年推出面向15nm大规模量产的新一代设备 [9] 面向3D集成的IPD解决方案 - 随着器件结构全面迈向3D集成，量检测的核心战场转向对复杂多层结构中的全局形貌、应力及其导致的套刻误差建立系统性理解 [11] - 行业发展趋势指向“微缩 + 键合”工艺路径，异质集成架构将套刻误差推向了良率控制的风口浪尖 [11][12] - 中安半导体创新性地引入IPD算法，打破“事后检测”传统范式，通过ZAS WGT量测系统采集晶圆全局形变与厚度分布数据，并将其引入键合及后续光刻的套刻误差分析模型，实现对偏差的提前预判 [12] - IPD预测结果与实际套刻误差测量数据之间的相关性远超行业传统方案，代表量检测范式从“测量结果”向“预测误差”跃迁，能在工艺流程完成前识别与干预潜在问题，降低试错成本并提升制造效率 [13] 衬底阶段的良率管控方案 - 在逻辑芯片迈向5nm、3nm及更先进节点过程中，衬底本身的物理特性，尤其是超平晶圆的质量，成为决定光刻工艺良率上限的隐形基石 [15] - 中安半导体通过自研光学技术，将衬底微粗糙度的检测极限稳定控制在1.5nm以内，具备了进入高端市场的基础 [15] - 针对5nm/3nm制程对位置精度的更高要求，公司规划对WGT300系列产品进行进一步升级，以满足超平晶圆在空间精度上的严苛需求 [15] - 从晶圆制造流程看，线切、研磨、抛光到外延生长等每个环节都会对晶圆的平整度、厚度均匀性及应力分布产生叠加影响，这些参数在早期偏离控制窗口会在后续高精度工艺中被指数级放大，导致良率损失 [16] - 在衬底阶段通过高精度量测进行前置控制，本质是“提前锁定良率上限”，将问题前移到更低成本、更高可控性阶段解决，为客户构建成本效益质量护城河 [16] - 公司布局已跨越单点设备，构建起一套深度契合“形貌—应力—良率”传导链条的系统化量测矩阵，在有图形晶圆几何形貌量测领域已形成较为完整的工具矩阵 [16] - WGT300系列应用侧能实现从IC制造、HBM与键合工艺，延伸至上游硅片厂的全流程覆盖，显示出在晶圆形貌量测领域逐步走向平台化与体系化布局 [17] 公司整体战略与生态构建 - 面对工艺复杂度提升和变量指数级增长，仅依赖单一环节优化已无法支撑高良率生产，需要构建系统级的数据整合与全闭环控制架构 [18] - 公司以ZP8的技术突破为核心锚点，构建起一套横跨材料研发、前道制程及先进封装的“全流程良率控制生态” [18] - 通过不同维度量检测设备间的数据联通与能力协同，公司不仅提供了极致的缺陷捕捉能力，也达成了对制造全生命周期的系统性洞察与动态闭环优化，驱动从“发现问题走向提前避免问题，从事后修正走向过程控制” [18] - 基于系统性理解力，公司正驱动中国半导体高端设备实现从“功能替代”向“能力引领”的质变跃迁 [18]