行业范式转变 - 全球半导体产业正从竞速赛转向以创新为核心的全新范式，Chiplet技术成为关键，它通过将复杂系统分解为模块化小芯片并利用先进封装进行异构集成，以开辟通往更高性能密度的路径 [1][16] - Chiplet技术的兴起是一场围绕“系统级最优化”的生态革新，其设计复杂度指数级增长，要求EDA软件、IP供应商、晶圆厂和封装厂之间达成深度协同 [1][17] - 产业界需要的不仅仅是单点工具创新，而是能够应对系统性难题的整体解决方案，作为芯片设计基石的EDA软件角色与能力亟需进化 [1][17] 系统级协同与设计方法 - 传统“先芯片、后封装、再板级”的线性设计流程难以进行早期跨领域权衡，需突破藩篱以从全局释放Chiplet潜力 [18] - 西门子EDA基于系统技术协同优化理念，贯穿整个3D IC的设计、验证和制造全流程，追求系统层面的整体优化 [4][19] - 公司为Chiplet设计提供从架构规划到签核验证的全流程方案，旨在提供穿越复杂性的“指南针” [4][21] 全流程工具链方案 - 在系统架构设计环节，Innovator3D IC™ Integrator可构建含小芯片、中介层、基板及PCB的3D数字孪生，支持早期架构探索与预仿真评估 [4][21] - 在逻辑验证环节，Veloce CS融合硬件仿真加速、企业原型与软件原型，支持开发初期快速迭代 [4][21] - 在物理设计环节，芯片层使用Aprisa™/Tanner™布局布线，系统层有PCB layout和Innovator3D IC Layout，后者能高效处理2.5D/3D结构中复杂的中介层和基板设计 [5][21] - 在物理验证环节，Calibre®平台将单芯片“黄金”DRC/LVS标准延伸至多芯片与3D堆叠 [5][22] - 在物理测试环节，Tessent™平台覆盖多芯片及3D结构，提供全面测试方案以保障系统可靠性 [5][23] 多物理场耦合分析 - 针对2.5D/3D IC设计中的电-热-力多物理场耦合挑战，西门子EDA提供了一套完整的闭环分析解决方案 [5][23] - 该方案覆盖信号与电源完整性、热分析和机械应力分析三大关键环节 [7][23] - 信号与电源完整性通过芯片级工具Calibre mPower与系统级工具HyperLynx™ SI/PI进行电学验证 [7][25] - 热分析利用Calibre 3DThermal实现全流程自动化建模，执行高效率、高精度的热分析 [7][25] - 机械应力分析借助Calibre 3DStress对热-机械应力及翘曲进行晶体管级精确分析 [9][27] - 该流程能有效模拟“功耗生热、热致形变、应力影响电性”的复杂相互作用，帮助设计者在统一环境中进行协同优化 [9][27] 制造端协同与赋能 - 先进封装技术是Chiplet从概念走向现实的钥匙，封装工艺的迭代直接推动Chiplet架构向更高效、复杂、经济的方向演进 [9][28] - 西门子EDA在工具正式发布前，就已与晶圆厂和封测厂展开深度合作，确保交付给设计公司的工具链是与目标制造工艺同步就绪的成熟解决方案 [9][28] - 作为台积电3D Fabric联盟创始成员，公司直接参与制定相关设计流程与标准，其工具链适配TSMC先进封装工艺并支持3Dblox开放标准 [9][28] - 西门子为台积电3D Fabric技术提供经认证的自动化设计流程，由Innovator 3D IC Integrator等功能支持，能有效应对持续上升的时间压力和设计复杂度 [10][29] - 公司与日月光协作完成封装设计套件的开发，通过采用Xpedition基板集成软件和Calibre 3DSTACK等技术，并整合日月光设计流程，可减少2.5D/3D IC和FOCoS的封装规划和验证周期，在每一次设计周期中大约可以减少30%到50%的设计开发时间 [11][30] 生态体系构建 - 西门子EDA多维并举，深度参与并推动Chiplet生态体系的构建，致力于成为产业互联的关键节点 [11][31] - 公司积极参与开放计算项目所推动的Chiplet行业标准制定工作，深入参与关键工具与相关规范的标准建立 [12][31] - 为确保工具链精准响应快速迭代的制造工艺，公司构建了常态化的产业协同机制，与全球领先的IC设计公司保持定期深度技术交流，并与全球主要晶圆厂和封测厂建立紧密技术合作渠道 [15][34] - 公司高度重视与学术界和研究机构的合作，通过直接合作或授权代理商模式，与全球多所知名大学及科研机构建立定期合作机制，以掌握未来技术发展趋势 [16][35]