博通3.5D XDSiP技术发布与解读 - 博通已开始交付业界首款基于其3.5D超大尺寸系统级封装平台打造的2纳米定制计算SoC [2] - 该技术结合了2.5D技术和采用面对面技术的3D集成电路集成，是下一代XPU的基础[2] - 3.5D XDSiP平台支持计算、内存和网络I/O在紧凑外形内独立扩展，以实现大规模高效低功耗计算[2] 技术细节与行业对比 - 3.5D XDSiP是一个模块化多维堆叠芯片平台，旨在解决摩尔定律放缓后芯片尺寸对计算能力的限制[4][5] - 与AMD MI300系列采用台积电CoWoS封装类似，多芯片架构允许使用更小芯片以提高良率，并可采用不同工艺节点优化成本和效率[6] - 博通的设计与MI300X相似但采用混合铜键合技术进行芯片间面对面通信优化，据称能实现更密集的电气接口、更高互连速度并缩短信号布线距离[8][10] 客户应用案例：富士通Monaka CPU - 富士通是首批公开采用3.5D XDSiP技术的芯片设计公司之一，其Monaka芯片包含四个2nm工艺计算芯片，每个有36个Armv9核心，堆叠在5nm工艺SRAM芯片之上[11][13] - 该芯片通过中央I/O和内存芯片互连，具有12通道DDR5内存和PCIe 6.0接口[11] - 富士通的路线图显示，Monaka芯片要到2027年才会发布[14] 市场前景与公司战略 - 博通预计到2027年，基于其堆叠式设计技术将至少售出100万颗芯片，这可能代表价值数十亿美元的收入来源[15] - 在博通赢得的XDSiP设计订单中，约有80%是搭载HBM显存的XPU[14] - 博通通常不自行设计整个AI芯片，而是与谷歌、OpenAI等公司合作开发定制处理器，其AI芯片收入在第一财季预计同比增长一倍，达到82亿美元[16] - 公司已成为英伟达和AMD的重要竞争对手，预计将在2024年下半年推出两款基于堆叠技术的产品，并在2027年推出另外三款产品的样品[16] 技术演进与平台能力 - 自2024年推出3.5D XDSiP平台以来，博通已扩展其平台功能以支持面向更广泛客户群的XPU，这些产品将于2026年下半年开始发货[2] - 该平台在2024年发布时支持最多12个HBM堆叠的设计，目前超过12个堆叠的设计正在开发中[14] - 工程师们正在努力制造最多包含八个堆叠层的芯片[17]