PCIe 7.0规范发布 - PCI-SIG正式发布PCIe 7.0规范，速度达到128.0 GT/s，面向AI/ML、800G以太网、云计算和量子计算等数据驱动型应用 [1] - PCIe 8.0规范的探索工作已在进行中，以支持行业在PCIe技术生态系统的持续投资 [1] PCIe 7.0核心特性 - 通过x16配置提供128.0 GT/s原始比特率和高达512 GB/s的双向速率 [4] - 采用PAM4信令和基于Flit的编码，实现更高电源效率 [4] - 保持与前几代PCIe技术的向后兼容性 [4] 技术演进对比 - PCIe 7.0（2025年）数据速率128.0 GT/s，编码方式1b/1b (Flit Mode)，信令PAM4 [5] - PCIe 6.0（2022年）数据速率64.0 GT/s，编码方式1b/1b (Flit Mode)，信令PAM4 [5] - PCIe 5.0（2019年）数据速率32.0 GT/s，编码方式128b/130b，信令NRZ [5] 带宽性能 - PCIe 7.0 x16通道提供512 GB/s双向带宽，x1通道提供32 GB/s [6] - PCIe 6.0 x16通道提供256 GB/s双向带宽，x1通道提供16 GB/s [6] - PCIe 5.0 x16通道提供128 GB/s双向带宽，x1通道提供8 GB/s [6] 行业应用与需求 - PCIe 7.0针对AI/ML、1.6T/800G以太网、HPC和量子计算等数据密集型市场 [14] - 现代AI工作负载需要集成多达1,024个加速器的架构，依赖高吞吐量I/O网络 [14] - 数据中心已准备部署基于PCIe 7.0的网络，ASIC公司积极与IP提供商接洽 [6] 技术优势 - 带宽翻倍：PCIe 7.0带宽是PCIe 6.0的两倍，双向传输速度达512 GB/s [14] - 低延迟：提高信号速率降低延迟，满足AI算法实时处理需求 [15] - 能源效率：性能提升同时保持或提高能效，降低数据中心运营成本 [15] 光学互连创新 - PCI-SIG推出光学感知重定时器ECN，支持PCIe 6.4和7.0规范的光纤互连 [11] - 光学解决方案扩大机架覆盖范围，比铜缆更紧凑，支持跨电域和光域多路复用 [18] - 光纤链路突破铜缆限制，实现更低延迟和更优热管理 [19] 连接器与信号完整性 - PCIe 7.0 CEM连接器重点减少反射和串扰，确保低电缆损耗和清洁导体端接 [19] - 信号完整性要求严格，讨论回波损耗偏移等新指标以提高可靠性 [19] - 发射机参考时钟抖动规格为PCIe 6.0的一半，需更精确的协同设计方法 [16] 未来挑战与设计考量 - 128Gbps SerDes需解决信号完整性和电源完整性挑战，补偿线对偏移 [20] - 接收机模型集成强大FFE和高抽头数DFE，目标是在所有PVT条件下实现目标BER [20] - 压力测试需升级以支持PAM4调制及新信道要求 [21]

行业调查概况 - 2024年底对120多名半导体专业人士进行匿名调查，覆盖北美、欧洲和亚洲的工程师、架构师和决策者，聚焦非易失性存储器(NVM)技术评估及发展方向 [2][3] - 受访者来自半导体供应商、IP公司和系统开发商，包括大型跨国企业和特定设计团队，职位涵盖工程师至首席技术官(CTO) [5] NVM技术采用现状 - 81%的受访者正在评估或已使用NVM IP，表明行业正积极推动实际设计决策 [3][5] - 嵌入式闪存仍占主导地位，但ReRAM(电阻式RAM)获得超60%受访者认可，成为其显著替代方案，略高于MRAM的认知度 [3][5] - 相当多受访者计划在未来6-12个月内选择NVM IP，部分同时评估多个选项，反映市场格局动态变化 [7] NVM技术选择标准 - 核心评估指标包括功率效率、可靠性、集成灵活性和可扩展性，其中可靠性(42%)和高温性能(37%)最受关注 [8] - 现有解决方案主要痛点：续航时间有限、功耗高、集成流程复杂，推动行业探索新型NVM技术 [8] - 新兴技术障碍包括可扩展性不足、生态系统成熟度低及总拥有成本问题 [8] 应用场景与市场驱动 - 物联网(IoT)领域注重功率效率和尺寸，汽车行业要求内存耐高温高压，AI/ML依赖快速可靠的数据访问性能 [10] - 信息获取渠道以供应商技术内容、同行推荐及行业会议为主，决策依赖深度技术分析而非表面信息 [10] 行业转型趋势 - 传统NVM(如闪存)仍存续，但ReRAM等新技术获台积电等代工厂纳入IP组合，加速行业评估进程 [10] - 市场正突破现状，因成本、功耗和耐用性需求推动创新，ReRAM逐渐成为内存方案关键组成部分 [5][7][10]