文章核心观点 - 深圳市人大代表李炜建议优化现行芯片产业政策，加大对采用55纳米、40纳米等成熟特色工艺的RISC-V芯片项目的支持力度，以解决政策导向与产业实际需求不匹配的问题，助力深圳从“设计领先”向“生态引领”升级 [1][3][4] RISC-V架构的产业机遇与深圳现状 - RISC-V是一种开源的指令集架构，设计简洁、高效且模块化，有望为打破芯片产业传统路径依赖、构建自主可控的计算底座提供重要机遇 [1] - 深圳作为全国集成电路设计与创新的重镇，已在高性能RISC-V微控制器等领域形成领先的产业集群优势 [3] 现行产业政策存在的问题 - 现行集成电路产业扶持政策主要聚焦于支持28纳米及以下的先进逻辑工艺 [3] - RISC-V芯片在汽车电子、工业控制、智能家电、物联网等战略领域主要采用55纳米、40纳米等成熟特色工艺，以实现高可靠、低功耗、低成本，政策导向与市场现实及技术要求存在显著偏差 [3] - 政策对芯片流片、EDA工具、IP购买等环节的支持采取“一刀切”的先进制程标准，导致大量面向高端应用的成熟工艺芯片研发被排除在有效扶持之外，政策供给与产业实际创新需求出现“脱节” [3] - 资源过度向追逐“先进制程”倾斜，未能充分认识到在工业、物联网等关键行业中，工艺的成熟度、稳定性和特色优化往往比单纯的制程领先更具市场竞争力与战略安全性 [3] - 针对RISC-V这类以生态构建和快速迭代为核心竞争力的新兴领域，缺乏专门降低其共性研发成本的普惠性机制 [3] - 终端应用企业“不敢用、不愿试”本土新兴架构芯片，缺乏一个能让芯片与真实场景深度磨合、完成“从可用到好用”跃迁的“试验场”和“示范窗” [4] 具体政策建议 - 建议在市级产业资金中设立专项，对采用55/40纳米等成熟特色工艺进行首次工程流片或多项目晶圆流片的RISC-V芯片项目，按实际发生费用给予一定比例补贴 [4] - 改革IP、EDA工具补贴政策，支持生态核心工具链，可设立“RISC-V生态核心IP、EDA工具资助专项”，优先并加倍支持采用国产或自主开源RISC-V IP的项目，直接激励自主IP生态的构建 [4] - 在智能家电、智能穿戴、智能家居等深圳市具有优势的消费电子领域，组织芯片设计企业与终端整机企业对接，推动设立应用示范项目，优先采购并集成符合标准的本土RISC-V芯片解决方案，以规模化、市场化场景牵引芯片技术迭代与产品成熟 [4]

公司新产品发布 - 国芯科技最新研制的神经网络处理器DPNPU新IP产品在公司内部测试中获得成功 [1] - 该产品面向端侧与边缘计算的高性能AI处理器 致力于在功耗、性能和灵活性之间取得最佳平衡 [1] - 产品为各类智能设备提供高效、可靠且易于扩展的算力支持 [1] 产品技术规格与性能 - DPNPU单核支持0.5至4.8 TOPS的灵活算力配置 并支持算力线性扩展 [2] - 产品采用符合RISC-V指令集架构标准的创新开放架构 将RISC-V核心与高性能神经网络加速单元深度优化设计 [2] - 设计了专用的TDS硬件调度引擎作为核心控制单元 将算子序列转化为高效的节点化任务流 [2] - 采用脉动阵列高效动态融合技术 确保设备长时间运行的稳定性和卓越能效表现 [2] - DPNPU内置90多个神经网络算子 全面覆盖CNN、RNN架构 并支持LSTM、GRU等RNN变体 [2] - 支持训练后量化技术 提供四种量化方式 同时支持INT8和FP16混合精度量化 以减少计算资源和存储空间占用 [2] - 集成了自研PCD模块 支持参数压缩与硬件自动解压缩技术 以缓解数据吞吐瓶颈并降低带宽压力 [2] 软件生态与开发支持 - 公司围绕DPNPU构建了完整的软件生态C*Core NPU Studio 集成工具套件、驱动和运行时软件 [3] - C*Core NPU Studio工具套件提供端到端的模型部署能力 包括模型转换、预处理、量化、编译、仿真等工具 [3] - C*Core NPU Runtime提供DPNPU运行时推理支撑 涵盖推理框架软件和各种扩展软算子库 [3] - C*Core NPU Driver适配RISC-V等主流CPU平台 支持Linux/RTOS/Bare-metal等不同应用环境 [3] 行业背景与应用前景 - 人工智能技术正加速渗透至工业控制、智能家电、汽车电子、医疗健康等关键领域 [3] - 与云端AI相比 端侧与边缘侧AI具备实时响应、数据隐私保护、低网络依赖等显著优势 [3] - 端侧与边缘侧AI对芯片的能效比和算力密度提出了更高要求 [3] 产品验证与未来意义 - DPNPU的架构可行性、能效表现及软件栈均已完成验证 [3] - 该产品为后续公司NPU技术持续研发以及端侧和边缘侧AI芯片发展和应用奠定了基础 [3]