文章核心观点 - 3D NAND闪存技术通过垂直堆叠和微缩化持续发展，以满足边缘和云端不断增长的存储需求，其性能提升速度远超大多数其他半导体器件 [1] - 实现3D NAND扩展的关键是极高深宽比的垂直通道蚀刻技术，而低温蚀刻工艺是当前实现这一目标的核心突破，它能显著提高蚀刻速率、改善轮廓垂直度并大幅降低能耗与碳排放 [1][12] - 工艺控制，特别是对蚀刻轮廓的精确控制，直接决定NAND闪存的性能和可靠性，人工智能与建模技术正被用于优化复杂的蚀刻参数，以降低成本并加速工艺开发 [2][15][16] - 随着3D NAND层数持续增加至400层以上，行业面临电荷迁移和单元间干扰等物理极限挑战，需要新的材料与结构创新（如空气间隙）来继续推进微缩化 [18][19] 3D NAND技术发展与需求驱动 - 边缘和云端存储需求增长推动了对更高容量闪存的需求 [1] - 3D NAND闪存每12到18个月更新一代，每代新产品带来50%更快的读写速度、40%更高的位密度、更低的延迟和更高的能效 [1] - 主要生产商包括三星电子、西部数据、铠侠（Kioxia）、SK海力士等 [2] 3D NAND的扩展方法 - 扩展主要通过三种方式实现：在x和y方向更紧密排列单元、垂直堆叠更多层、以及增加每个单元的位数（如从单比特到四层单元QLC） [5] - 自2014年从2D转向3D以来，行业主要采用垂直构建，并将逻辑电路置于存储阵列下方以缩小尺寸（芯片阵列下，CUA） [5] - 通过堆叠更多更薄的二氧化硅和氮化硅交替层（ON），每一代器件可增加30%的字线数量 [2] 垂直通道蚀刻的关键挑战与工艺 - 关键挑战是在保持合理蚀刻速率的同时，确保通道从上到下的垂直轮廓，轮廓均匀性直接关系到NAND的读写速度和编程/擦除效率 [2] - 以深度10微米、直径100纳米的孔为例，允许的轮廓偏差仅为10纳米，这相当于小于0.1%的轮廓偏差 [3] - 使用深反应离子刻蚀（DRIE）技术在芯片上刻蚀出数十亿个高深宽比（深度与宽度之比超过50:1）的圆柱体结构 [2] - 垂直通道蚀刻的纵横比已接近70:1，向100:1过渡将更具挑战性 [14] 低温蚀刻技术的突破与优势 - 低温蚀刻（0°C至-30°C）通过结合低温和新型化学方法，提高了反应离子刻蚀（RIE）的生产效率和垂直蚀刻效果 [12] - 较低温度可抑制不必要的侧壁蚀刻，同时增强离子迁移率和轰击效果 [12] - 该技术能将能耗降低至以往低温解决方案的一半，同时减少80%以上的碳排放 [1] - 使用HF气体进行蚀刻，与第一代低温工艺相比，温室气体碳排放量可减少84% [12] - Lam Research已在生产晶圆厂安装了1000个用于3D NAND的低温蚀刻腔 [13] - Lam Research和东京电子（TEL）是低温蚀刻领域大批量生产的主导企业，分别于2024年7月和2023年推出了新一代低温蚀刻机 [13] 人工智能与建模在工艺优化中的作用 - 蚀刻工艺有超过30个可调参数，人工智能可用于优化蚀刻轮廓，最小化形状变形 [15] - 宏碁（Acer）团队利用来自25片已加工晶圆的数据优化蚀刻工艺，降低了关键尺寸（CD）的变化，从而减少了工艺开发初期的晶圆消耗，降低了成本和开发时间 [15] - 人工智能程序能够优化33个蚀刻参数，以降低顶部CD、弓形CD、CD畸变和CD条纹程度的变化 [15] - 通过人工智能辅助的蚀刻工艺，彻底消除了因VC形状畸变导致的阈值电压异常，实现了可预测且优化的器件性能 [16] 未来微缩化面临的挑战与解决方案 - 随着字线层厚度减小（现有器件z轴间距约40纳米），会出现横向电荷迁移和单元间干扰问题，导致阈值电压降低、数据保持时间缩短等 [18] - 一种潜在的解决方案是用低介电常数的空气间隙取代字线之间的氧化物介质，以抑制单元间干扰 [18] - Imec设计了一种可重复的气隙方案，通过在沉积ONO堆叠层前对栅极间氧化层进行凹陷处理，使气隙与字线自对准，提供了可扩展的解决方案 [19] - 对于未来超过400层的芯片，为维持当前的2层堆叠结构，每层存储器通道孔的蚀刻深度至少需要8微米 [12]