文章核心观点 - 3D NAND闪存技术通过垂直堆叠和微缩化持续发展，以满足边缘和云端不断增长的存储需求，其性能提升速度远超大多数其他半导体器件 [1] - 实现3D NAND扩展的关键是极高深宽比的垂直通道蚀刻技术，而低温蚀刻工艺是当前实现这一目标的核心突破，它能显著提高蚀刻速率、改善轮廓垂直度并大幅降低能耗与碳排放 [1][12] - 工艺控制，特别是对蚀刻轮廓的精确控制，直接决定NAND闪存的性能和可靠性，人工智能与建模技术正被用于优化复杂的蚀刻参数，以降低成本并加速工艺开发 [2][15][16] - 随着3D NAND层数持续增加至400层以上，行业面临电荷迁移和单元间干扰等物理极限挑战，需要新的材料与结构创新（如空气间隙）来继续推进微缩化 [18][19] 3D NAND技术发展与需求驱动 - 边缘和云端存储需求增长推动了对更高容量闪存的需求 [1] - 3D NAND闪存每12到18个月更新一代，每代新产品带来50%更快的读写速度、40%更高的位密度、更低的延迟和更高的能效 [1] - 主要生产商包括三星电子、西部数据、铠侠（Kioxia）、SK海力士等 [2] 3D NAND的扩展方法 - 扩展主要通过三种方式实现：在x和y方向更紧密排列单元、垂直堆叠更多层、以及增加每个单元的位数（如从单比特到四层单元QLC） [5] - 自2014年从2D转向3D以来，行业主要采用垂直构建，并将逻辑电路置于存储阵列下方以缩小尺寸（芯片阵列下，CUA） [5] - 通过堆叠更多更薄的二氧化硅和氮化硅交替层（ON），每一代器件可增加30%的字线数量 [2] 垂直通道蚀刻的关键挑战与工艺 - 关键挑战是在保持合理蚀刻速率的同时，确保通道从上到下的垂直轮廓，轮廓均匀性直接关系到NAND的读写速度和编程/擦除效率 [2] - 以深度10微米、直径100纳米的孔为例，允许的轮廓偏差仅为10纳米，这相当于小于0.1%的轮廓偏差 [3] - 使用深反应离子刻蚀（DRIE）技术在芯片上刻蚀出数十亿个高深宽比（深度与宽度之比超过50:1）的圆柱体结构 [2] - 垂直通道蚀刻的纵横比已接近70:1，向100:1过渡将更具挑战性 [14] 低温蚀刻技术的突破与优势 - 低温蚀刻（0°C至-30°C）通过结合低温和新型化学方法，提高了反应离子刻蚀（RIE）的生产效率和垂直蚀刻效果 [12] - 较低温度可抑制不必要的侧壁蚀刻，同时增强离子迁移率和轰击效果 [12] - 该技术能将能耗降低至以往低温解决方案的一半，同时减少80%以上的碳排放 [1] - 使用HF气体进行蚀刻，与第一代低温工艺相比，温室气体碳排放量可减少84% [12] - Lam Research已在生产晶圆厂安装了1000个用于3D NAND的低温蚀刻腔 [13] - Lam Research和东京电子（TEL）是低温蚀刻领域大批量生产的主导企业，分别于2024年7月和2023年推出了新一代低温蚀刻机 [13] 人工智能与建模在工艺优化中的作用 - 蚀刻工艺有超过30个可调参数，人工智能可用于优化蚀刻轮廓，最小化形状变形 [15] - 宏碁（Acer）团队利用来自25片已加工晶圆的数据优化蚀刻工艺，降低了关键尺寸（CD）的变化，从而减少了工艺开发初期的晶圆消耗，降低了成本和开发时间 [15] - 人工智能程序能够优化33个蚀刻参数，以降低顶部CD、弓形CD、CD畸变和CD条纹程度的变化 [15] - 通过人工智能辅助的蚀刻工艺，彻底消除了因VC形状畸变导致的阈值电压异常，实现了可预测且优化的器件性能 [16] 未来微缩化面临的挑战与解决方案 - 随着字线层厚度减小（现有器件z轴间距约40纳米），会出现横向电荷迁移和单元间干扰问题，导致阈值电压降低、数据保持时间缩短等 [18] - 一种潜在的解决方案是用低介电常数的空气间隙取代字线之间的氧化物介质，以抑制单元间干扰 [18] - Imec设计了一种可重复的气隙方案，通过在沉积ONO堆叠层前对栅极间氧化层进行凹陷处理，使气隙与字线自对准，提供了可扩展的解决方案 [19] - 对于未来超过400层的芯片，为维持当前的2层堆叠结构，每层存储器通道孔的蚀刻深度至少需要8微米 [12]

半导体设备行业竞争 - Lam Research与东电电子（TEL）在三星电子400层以上NAND Flash制程上展开正面竞争，两家公司均已通过三星下一代工艺（V10 NAND）的新技术性能评估，即将进入订单争夺战[2] - Lam Research通过更换原有设备的核心模块，实现了可在零下60~70℃环境下刻画更精细电路的低温蚀刻工艺，技术难度极高，全球仅少数厂商掌握[2] - 三星V10 NAND采用400层以上堆叠结构，通道孔纵横比急剧上升，需引入低温蚀刻技术以满足工艺需求[2] 技术评估与供应链动态 - TEL早于Lam Research三个月完成性能评估，并于今年4月获得接近供应最后阶段的POR批准，目前两家公司均通过三星验证[3] - Lam Research在NAND Flash蚀刻设备领域长期占据主导地位，但V10 NAND需全新工艺，三星可能同时采用两家设备，加剧竞争[3] - TEL需提供全新低温蚀刻设备，而Lam Research通过升级现有Vantex设备模块来巩固优势[3] 三星生产计划 - 三星预计在明年上半年建成V10 NAND量产线，试生产后于下半年正式量产，设备采购订单（PO）即将启动[3]

文章核心观点 3D NAND闪存技术凭借堆叠设计提升存储密度与容量、降低生产成本，成为存储行业主流，但随着层数增加面临蚀刻技术挑战，各厂商不断研发创新蚀刻技术，未来蚀刻技术持续创新是推动行业进步关键，市场规模有望持续增长 [1][5][7][42] 3D NAND时代，蚀刻技术成为焦点 - NAND闪存是非易失性存储，适用于多种领域，NAND单元架构1987年提出，1988年采用FN隧道技术实现低功耗运行，2007年3D NAND技术问世并成为主流 [3] - 2014年3D NAND芯片有24层，NAND技术从2D过渡到3D，单位比特密度提高超100万倍 [4][5] - 市场需求和AI浪潮下，增加3D NAND密度使架构扩展面临挑战，蚀刻技术迎来新发展阶段和难题 [7][8] - 传统RIE蚀刻技术存在蚀刻速度慢、精度不高、工艺稳定性不足等问题，促使研究人员探索高效精确蚀刻技术 [8][10] - 3D NAND市场向更高层数发展，制造商需扩大密度和容量并控制成本，沟道通孔制作是关键步骤，面临高深宽比蚀刻等挑战 [11][12][13] 3D NAND蚀刻，竞争加剧 - 泛林集团在NAND蚀刻设备领域领先，为大厂提供专用蚀刻方案，超1亿片NAND晶圆内存通道由其介电蚀刻机创建 [19] - 泛林集团推出第三代低温电介质蚀刻技术Lam Cryo 3.0，可解决1000层3D NAND蚀刻挑战，蚀刻速度提高2.5倍，能耗降低40%，排放量减少90% [20][22] - 科研团队开发基于氢氟酸等离子体的新型蚀刻方案，蚀刻速度从每分钟310纳米提高到640纳米，通过优化参数提升蚀刻质量 [25][26] - TEL推出低温蚀刻技术用于超400层3D NAND，蚀刻速度快2.5倍，碳足迹减少超80%，功耗降低40%以上，预计2026年大批量生产 [33][35][38] - 应用材料公司在3D NAND蚀刻设备研发有深厚技术积累，提供多种先进蚀刻解决方案 [38] 3D NAND迈入千层时代，蚀刻技术挑战重重 - 铠侠计划2026年量产第10代NAND并采用低温蚀刻技术，加工速度比传统电浆蚀刻法提升约4倍，三星也在评估该技术 [39] - 3D NAND蚀刻技术面临蚀刻速率、轮廓一致性、多层结构可靠性、成本控制和环保等挑战 [40] 写在最后 - 三星、铠侠等大厂计划开发1000层3D NAND闪存，蚀刻技术需进一步提升以应对挑战，2029年全球半导体蚀刻设备市场规模预计达287.3亿美元，年复合增长率5.3% [42]