半导体工艺技术进展 - 三星成立专门团队开发1nm工艺，目标2029年实现量产，但尚未购置关键的高数值孔径EUV曝光设备 [1][2] - 三星2nm GAA工艺试产良率达30%，较3nm GAA有所提升，但仍有改进空间 [1] - 台积电已开始接受2nm晶圆订单，并着手开发1.4nm节点，技术竞争加剧 [1] - 三星可能因资源集中至2nm技术而取消1.4nm制程开发 [2] 三星半导体业务调整 - 三星将晶圆代工部门人员调往HBM业务，以应对下一代HBM4开发需求，但引发代工部门人才流失担忧 [4][5] - HBM3E市场失利导致三星被SK海力士和美光超越，未能通过NVIDIA质量测试 [4] - SK海力士Q1 DRAM市场份额达36%，超越三星的34%，主要得益于HBM技术优势 [5] - 三星计划利用代工工艺能力实现HBM4逻辑芯片定制化生产，试图扭转竞争劣势 [5] 内部管理挑战 - 晶圆代工部门员工非正式调动至内存部门已持续半年，引发技术开发人才短缺风险 [6] - 部门间薪资差距和人员流动导致内部士气下降，可能激化业务冲突 [6] - 管理层面临平衡代工与存储器业务资源分配的困境，需防止市场份额进一步被台积电挤压 [6] 行业竞争格局 - 半导体行业技术竞赛聚焦1nm及以下先进制程，三星与台积电为关键竞争者 [1][2] - HBM技术成为DRAM市场关键变量，SK海力士凭借先发优势实现市场份额反超 [5]

在三星电子正在量产的3nm和今年计划量产的2nm领域，三星技术落后于台积电。特别是在2纳米方 面，台积电的良率已超过60%，与三星电子的差距不小，因此提前启动了1nm工艺开发。 国芯网[原:中国半导体论坛] 振兴国产半导体产业！ 不拘中国、 放眼世界 ！ 关注 世界半导体论坛 ↓ ↓ ↓ 4月10日消息，据报道，三星电子开始研发1nm晶圆代工工艺。由于在即将量产的2nm工艺等技术上与 台积电存在现实差距，三星电子计划加快1nm级工艺的开发，以创造反转机会。 据报道，三星电子半导体研究所最近启动了1nm工艺的开发。部分参与2nm等最尖端工艺开发的研究员 被选拔出来，组成了项目团队。在三星电子目前公开的晶圆代工工艺路线图中，2027年计划量产的 1.4nm工艺是最尖端的。 1nm工艺需要打破现有设计框架的新技术概念，以及引入高数值孔径极紫外光（High-NA EUV）光刻机 等下一代设备。消息称，三星方面将量产时间定在2029年之后。 第一步：扫描下方二维码，关注国芯网微信公众号。 第二步：在公众号里面回复"加群"，按照提示操作即可。 爆料｜投稿｜合作｜社群 文章内容整理自网络，如有侵权请联系沟通 投稿 或 商务 ...