文章核心观点 - 半导体行业正经历从平面结构向3D立体、异构集成等方向的底层工艺范式转移，这为设备行业创造了超越传统“卖铲子”角色的新增长机会，设备厂商正在深度参与并定义先进工艺的实现路径 [1][4][37] 行业趋势与市场展望 - 全球300mm晶圆厂设备支出将持续增长，预计从2026年的1330亿美元增至2029年的1720亿美元，主要由AI芯片、先进节点、区域化制造和存储投资拉动 [2] - 行业增量不仅来自产能扩张，更源于芯片底层结构与工艺路线的颠覆性重构，如GAA、CFET、HBM、3D DRAM、High-NA EUV等技术变迁正在重塑设备业周期 [4] 芯片3D化趋势与设备需求 - 逻辑、存储和先进封装全面加速3D化，驱动沉积和刻蚀设备需求显著上升，其重要性可能超过光刻 [5][12][14] - 逻辑器件从FinFET向GAA及终极形态CFET过渡，台积电A16工艺计划在2026年第四季度量产，相较于N2P工艺，在同等功耗下速度提升8%至10%，芯片密度提升8%至10% [6][10] - 存储领域，3D NAND层数向超过1000层推进，DRAM也开始采用3D垂直堆叠结构（如三星16层垂直堆叠DRAM），制造复杂度大幅增加 [11] - 应用材料推出多类设备应对3D化挑战，包括将外延设备推向DRAM的增强型Centura Prime Epi系统、服务混合键合的Opta Quad CMP、服务TSV的Nokota VMax 2铜电镀设备等 [13] - Lam Research认为3D化将显著提升沉积和刻蚀强度，其Cryo 3.0低温刻蚀技术针对3D NAND向1000层演进的高深宽比刻蚀需求，而3D DRAM对形貌控制能力的要求可能更高且当前缺乏成熟量产方案 [14][15] 先进封装技术变革 - 台积电布局面板级先进封装技术CoPoS，用矩形玻璃面板取代圆形硅晶圆作为封装基板，单片基板产出效率可比12英寸晶圆提升5至6倍 [19] - CoPoS试产线已启动，所需设备多属非标定制，单台溢价通常显著高于传统晶圆级设备，为设备厂商提供了重新洗牌的机会，部分本土设备商已实现入围替代 [20][21] - CoPoS量产时间表可能提前，业界乐观预期2028年下半年量产，较此前普遍预期的2030年显著提前 [22] 光刻工艺与材料演进 - 在2nm以下及High-NA EUV时代，传统湿法光刻胶面临图形倒塌的物理极限，行业正从湿法向干法光刻胶范式转移 [24] - Lam Research推出Aether干式光刻胶设备与工艺，采用气相沉积和等离子体干法显影，据称可提升分辨率、降低粗糙度和缺陷率，并减少化学品使用 [24] - Lam Research与JSR集团（含Inpria）达成全面合作，结合干法设备技术与金属氧化物光刻胶材料，标志着High-NA EUV时代设备与材料边界正在消失 [27] 硅光/CPO带来的设备新生态 - 硅光/CPO的量产难点在于低成本、高通量的测试、耦合和封装，催生了“光电协同制造”的新设备生态 [29] - 测试设备厂商如泰瑞达、是德科技等已有针对硅光的测试设备布局，当前硅光测试仍大量依赖人工，高通量测试方法是支撑大规模制造的关键 [29] - 日月光列出实现硅光器件的关键技术，包括高精度激光芯片键合、先进2.5D/3D封装、晶圆级光学探测测试等 [30] 混合键合技术进展 - 混合键合是HBM继续堆高的潜在关键工艺，设备商Besi是典型受益者，其2026年一季度订单同比增长104.5%至2.697亿欧元，增长主要受混合键合需求推动 [33] - 应用材料已购入Besi 9%股权，成为其最大股东之一，显示出深度协同倾向 [33] - 混合键合技术持续演进，imec与EVG已展示200nm互连节距的晶圆对晶圆混合键合 [34] - 混合键合商业化节奏未如预期快，由于成本、良率等因素，HBM4可能仍以microbump等现有技术为主流，混合键合的主战场可能后移至HBM5、20层以上堆叠及更高密度chiplet集成 [34][35]