CoWoS技术回顾 - CoWoS封装流程分为三个阶段：裸片与中介层通过微凸块连接并填充保护[7] 中介层与封装基板连接[7] 切割晶圆形成芯片并连结至封装基板[7] - 最终结构包含保护环形框、盖板及热介面金属填补空隙[7] CoPoS技术分析 - 用面板级RDL层替代硅中介层 实现Base Die的板级放置[9] - 面板尺寸达510×515毫米 面积利用率显著提升 可容纳芯片数量为300毫米晶圆的数倍[11] - 目标替代CoWoS-R/L系列 但大尺寸面板面临曝光工艺挑战[11] CoWoP技术解析 结构创新 - 直接去除封装基板 通过uBump和C4 Bump连接Base Die与PCB[12] - 7nm以下工艺中C4 Bump直接连接Die存在技术难度[12] 核心优势 - 节省封装基板成本 减少工艺层级 材料费用压缩显著[14] - 信号路径缩短 提升PCIe 6 0/HBM3等效带宽利用率 延迟降低[15] - 无封装盖设计优化散热 支持液冷/热管等新型热管理技术[15] 技术瓶颈 - PCB需超高可靠性与精密度 焊接容错空间极小[16] - 无壳体保护导致热循环/机械应力下易出现裂纹[16] - 要求芯片封装厂与PCB制造商从设计阶段深度协同[16] 技术发展评估 - CoWoP属于激进方案 短期难以对PCB行业产生实质影响[17] - CoPoS尚未完全成熟 但面板化中介层是明确发展方向[11]

台积电CoPoS先进封装技术突破 - 台积电启动建设310mm Panel-Level chiplet先进封装试产线(CoPoS体系)，标志着先进封装进入超级更新迭代期 [1] - CoPoS技术主要用于解决CoWoS产能瓶颈和成本问题，面向下一代AI芯片，可实现更大规模chiplet芯粒封装和更高HBM堆叠数 [1] - 相比CoWoS，CoPoS有望缩减扩张产能成本，带来指数级性能提升 [1] 先进封装产业技术升级 - 行业正加速向310mm面板级封装过渡，ASE同期发布采用300mm面板的2.3D封装技术 [2] - 预计2026年中开始大规模设备交付，2027年工艺上线并进入设备投资决策期 [2] - CoPoS借鉴CoWoS技术但做了系统级调整，具有更强性能天花板和更易扩张的产能 [2] 技术细节与优势 - CoWoS受限于300mm圆片面积，单片仅产出3-4颗芯片，良率随面积下降 [4] - CoPoS采用310mm×310mm矩形面板，面积相当于圆片3-5倍，单位面积成本降低20-30% [4][5] - 面板级封装可一次封装更多chiplet芯粒和HBM堆叠，面向1nm及以下制程 [4] 产业链影响 - 半导体设备链将迎来新一轮超大规模资本支出，涉及激光切割、面板光刻等关键设备 [3][5] - 半导体设备巨头如Disco、Ulvac等有望获得增量订单 [5] - 英伟达、AMD等AI芯片厂商可通过CoPoS获得更高性能天花板，满足AI算力需求 [3] AI算力发展 - AI推理系统需求呈现指数级增长，推动AI算力基础设施市场扩张 [7] - 当前CoWoS技术已接近极限，HBM堆叠最多6颗，带宽3.9-4.8TB/s [7] - CoPoS可容纳10-12颗HBM4，理论峰值带宽有望突破13-15TB/s，存储容量至少翻倍 [8] - 面板级封装可大幅降低互连延迟和功耗，提供更宽广的性能上限 [8]

报告行业投资评级 - 行业吸引力评级为“Attractive”，表明分析师预计该行业未来12 - 18个月的表现相对于相关广泛市场基准具有吸引力 [6][56] 报告的核心观点 - 先进封装CoPoS投资启动，台积电已决定建设使用310mm²基板的PLP试验线并向设备制造商下单，行业预计2026年年中开始向试验线交付设备，2027年工艺上线，随后年中做出大规模投资决策 [4][9] - 基板尺寸向310mm²和300mm²收缩，如日月光推出使用300mm基板的2.3D封装技术FOCoS - Bridge，且其FOPLP基板尺寸与台积电CoPoS统一为310mm x 310mm以深化合作 [5] - 转向310mm²基板虽会影响生产率，但可避免大尺寸基板带来的问题，北美、日本和韩国也已开始PLP投资，多家设备制造商收到订单和咨询 [10] - 上调Screen HD的目标价，认为310mm²基板的采用将推动过去获得CoPoS技术订单的公司销售增长，Screen HD预计F3/26的PLP相关销售额约为50亿日元，预计F3/27为50亿日元、F3/28为70亿日元 [11] 根据相关目录分别进行总结 行业发展趋势 - CoPoS投资兴起，台积电建设试验线并下单，设备制造商已收到310mm²面板PLP设备订单，2025年6月日本电子封装研究所高级技术研讨会上有许多与PLP技术相关的展品 [4] - 基板尺寸缩小，日月光推出使用300mm基板的封装技术，市场研究公司指出其基板尺寸与台积电CoPoS统一 [5] 公司业绩预测 - 以SCREEN Holdings为例，给出了2024/3 - 2028/3e的利润表、资产负债表和现金流量表预测，包括净销售额、各设备类型销售额、营业利润、净利润等指标及同比变化 [12][14][16] 风险回报分析 - 给出SCREEN Holdings的目标价为13,800日元，目标市盈率为11.9倍，基于对F3/28每股收益的预测和对核心行业公司东京电子市盈率的折扣计算得出 [18] - 分析了不同市场情景下的股价表现，包括WFE市场（不含光刻）增长5%、下降4%和下降10%的情况 [22][23][27] 投资驱动与风险 - 投资驱动因素包括智能手机和PC半导体需求复苏、内存市场状况改善、设备投资复苏可见性增加以及在先进清洁设备市场份额扩大 [35] - 上行风险为智能手机需求和半导体需求复苏强于预期，制造商加速设备投资，公司扩大先进清洁设备市场份额；下行风险为消费电子设备需求停滞和中美贸易紧张限制设备出口 [30][31] 所有权与共识对比 - 机构投资者持股比例为77.3% [32] - 给出摩根士丹利对SCREEN Holdings的预测与市场共识的对比，包括销售额、EBITDA、净利润和每股收益等指标 [33] 行业覆盖公司评级 - 列出了半导体生产设备行业覆盖公司的评级和价格，如Advantest为“Overweight”，DISCO为“Overweight”，KOKUSAI ELECTRIC为“Equal - weight”等 [85]

公司战略与投资 - 日月光投控将持续加码投资先进封装领域 投资力度"不会手软" 并预计至少持续到2026年 [1] - 公司正在强化先进封装与先进测试量能 面板级封装投资进度不变 本季度开始进机 年底进入小量试产阶段 尺寸改为310x310毫米 [2] - 公司将持续布局东南亚市场 深耕车用和机器人应用芯片封测领域 [1][2] 行业前景与市场预期 - 未来十年全球半导体市场规模有望达到1万亿美元 AI是推动半导体创新的主要动能 [1] - AI应用需求将迎来多波增长 先进封装需求才刚开始 目前市场处于供不应求状态 [1] - 预期2023年先进封测营收将同比增长10% [1] 技术发展与合作 - 高端封装技术如CoWoS等2.5D和3D IC需求量大 台积电在AI芯片制造市场占有率较高 [1] - 台积电的CoPoS先进封装技术是CoWoS的升级版 初期在自家生产确保良率稳定 技术稳定后可能将部分环节外包 [2] - 岛外客户正采取多元避险方式 对中国台湾产业既是挑战也是商机 [2] 应用领域展望 - 未来将进入机器人时代 人类与机器互动将无所不在 [1] - 市场对AI硬件需求将持续增长 中国台湾厂商在战略和战术上具有制高点 [1] - 车用和机器人应用芯片封测是公司重点布局领域 [1][2]

台积电CoWoS封装技术崛起 - 人工智能热潮推动GPU需求激增，台积电CoWoS封装技术成为关键支撑力量，英伟达CEO黄仁勋表示在CoWoS领域"别无选择"[1] - 台积电凭借CoWoS技术超越日月光成为全球最大封测厂商，并持续扩张产能[1] - 英伟达Blackwell系列产品将主要采用CoWoS-L封装，替代部分CoWoS-S产能，因B100/B200 GPU需10TB/s互连带宽[3] CoWoS技术演进与瓶颈 - 芯片尺寸增大至80x84毫米导致12英寸晶圆仅能容纳4颗芯片，超大封装面临基板尺寸(100x100mm至120x120mm)和散热挑战[4] - 助焊剂残留问题影响CoWoS良率，台积电正测试无助焊剂键合技术，预计2024年底完成评估[5] - 中介层尺寸计划从2023年80x80mm(3.3倍光罩)扩展至2026年5.5倍光罩，2027年推出9.5倍光罩版本[8] 下一代封装技术布局 - 台积电开发SoW-X技术，性能较CoWoS提升40倍，模拟完整服务器机架功能，计划2027年量产[8] - CoPoS技术将圆形晶圆改为310x310mm矩形面板，芯片容量提升数倍，计划2029年量产，英伟达或为首个客户[9][10] - CoPoS采用玻璃中介层替代硅，具有更高成本效益和热稳定性，TGV技术实现更低功耗和更高带宽密度[12] 技术路线对比 - FOPLP无需中介层，适合中端ASIC；CoPoS保留中介层，更适合高端AI/HPC系统[11] - 玻璃芯基板在互连密度、信号布线和热膨胀系数等方面优于传统有机基板[12] - 方形封装工艺需解决翘曲、均匀度和RDL线宽缩小至1µm等技术难题[14]

台积电CoPoS封装技术进展 - 公司预计2026年设立首条CoPoS实验线并引入采钰 大规模量产厂选址嘉义AP7 目标2028年底至2029年实现量产 首家客户为英伟达 [1] - CoPoS技术采用310x310毫米方形设计 相比传统圆形可增加主轴空间利用率 降低成本 主要锁定AI等高端应用 其中CoWoS-R制程服务博通 CoWoS-L服务英伟达及AMD [1] - 嘉义AP7规划八个阶段 P4厂将用于CoPoS大规模量产 P1厂为苹果WMCM专用基地 P2/P3厂优先补充SoIC产能 [2] 先进封装技术整合布局 - 公司强化多种技术整合 2纳米以下HPC芯片将采用SoIC+CoWoS/CoPoS/InFo混搭方案 如AMD已采用SoIC+CoWoS组合 [2] - AP7因腹地更大且厂房完善 成为WMCM/SoIC/CoPoS等新技术量产据点 而CoWoS产能集中在南科AP8（原群创旧厂改建） [2] 量产时间表与客户规划 - 2025年中旬启动实验线设备进机 2027年进入小批量生产 2028年完成制程验证 2028年底后正式大规模量产 终端产品将由英伟达率先推出 [2] - 采钰实验线侧重光学技术整合 未来可能结合硅光与CPO技术趋势 但量产核心仍在嘉义AP7 [1][2]