文章核心观点 人工智能工作负载驱动了内存技术的创新，特别是对低功耗、高密度内存的需求日益增长，这推动了以非晶氧化物半导体（如IGZO）为代表的新材料在DRAM、SRAM替代方案及内存计算等领域的应用探索，旨在解决传统内存的微缩挑战、漏电与功耗问题，并实现与先进CMOS工艺的后端集成[1][11] DRAM技术演进与氧化物半导体的应用 - **人工智能数据中心的需求导致DRAM短缺**，尽管有RRAM等新技术探索，DRAM仍是大多数应用的首选[1] - **DRAM微缩面临挑战**，行业希望通过垂直结构提高密度，并采用低漏电晶体管（如非晶氧化物半导体IGZO）来降低大型存储阵列的刷新功耗[1] - **IGZO材料具有优势**，其极低的漏电流和相对容易、低成本的沉积工艺，使其适用于堆叠器件[1] - **集成工艺存在热稳定性挑战**，例如在DRAM所需的高温下，IGZO退火可能导致锌迁移和氧空位，但通过优化电极材料（如无锌IGO）和工艺，器件在550°C以上仍能保持稳定[2] - **多家公司展示3D DRAM集成方案**：长鑫存储通过优化沉积工艺、减少氢含量、使用抗氧化界面层和改进栅极绝缘层，成功制备出导通电流为60.9 μA/μm、亚阈值摆幅为80 mV/dec的双栅晶体管[3]；Kioxia展示了一种3D DRAM氧化物通道替换工艺，其原型单元在45nm栅极长度下实现了超过30μA/单元的高导通电流和优于10^13的开关比[5] 作为SRAM替代方案的增益单元存储器 - **氧化物半导体可用于无电容“增益单元”存储器**，这是一种潜在的SRAM替代方案，利用氧化物半导体的低漏电延长数据保持时间，同时利用硅的速度优势[6] - **混合设计实现性能提升**：斯坦福大学、英伟达和台积电的研究人员构建的256×256阵列，与高密度SRAM相比，密度提高了3.6倍，能耗降低了15%[6] - **自对准设计进一步优化性能**：佐治亚理工学院的研究展示了一种完全自对准的3T0C设计，相比于晶体管重叠的单元，保持性能提高了10倍，有效容量提高了一倍，并将能耗-延迟-面积乘积降低了75%至80%[8] - **尝试提升速度**：日本半导体能源实验室使用晶体氧化铟（非非晶）制造器件，实现了5纳秒的读写速度和超过3600秒（1小时）的数据保持时间[8] 面向内存计算的非易失性存储器 - **内存计算旨在解决内存带宽问题**，但许多基于模拟存储器（如RRAM）的设计存在需要模数转换等局限性[9] - **氧化物半导体助力非易失性电容存储**：佐治亚理工学院与台积电合作，将掺钨氧化铟与铁电氧化铪锆结合，在40nm CMOS工艺上构建了存储元件，实现了超过10^9次的非破坏性读取耐久性和优于10^4秒（2.78小时）的保持时间[9] - **氧化物半导体使FeFET存储器后端集成成为可能**：由于硅的热要求，硅沟道FeFET难以后端集成；三星研究人员采用IGZO作为沟道材料，并通过氧气退火稳定氧空位，最终获得了1.6 V的宽存储窗口，且耐久性超过10^12次循环[9]