扇出型面板级封装行业动态 - 扇出型面板级封装被视为下一代先进封装技术 台积电 日月光 力成三大半导体巨头积极布局 争夺英伟达 AMD等大厂的高性能计算芯片封装订单 [1] - 行业竞争加剧 三大厂商在扇出型面板级封装领域各有技术路线和产能规划 引发新一轮抢单大战 [1] 台积电技术布局 - 公司开发CoPoS技术(Chip-on-Panel-on-Substrate) 专注于AI与高性能计算应用 预计2028年量产 [1][2] - 技术特点为将CoWoS"面板化"转为方形设计 有利于扩大芯片产出 计划2026年在嘉义设立实验线 [1][2] - 同步开发9 5倍光罩尺寸的CoWoS新技术 预计2027年量产 可实现更多逻辑与存储芯片的整合 [2] 日月光技术布局 - 公司已在高雄建成量产的300x300mm面板级封装产线 采用FanOut制程 [1][3] 力成技术布局 - 公司2019年已实现扇出型面板级封装量产 技术命名为PiFO(Pillar integration FO) [1][4] - PiFO技术与台积电CoPoS技术原理相似 [4] 技术优势分析 - 面板级扇出型封装相比晶圆级具有更大基板面积 支持异质整合 可集成5G通信滤波功能电路 [1] - 该技术能显著提升芯片性能与功能 适用于5G通信 物联网设备等 有助于消费电子产品进一步小型化 [1]

人工智能驱动的半导体封装技术变革 - 随着人工智能需求飙升，CoWoS产能吃紧，半导体行业转向扇出型面板级封装(FOPLP)技术[1] - FOPLP采用方形基板相比圆形基板能容纳更多芯片，提高利用率并降低成本[2] 群创光电的FOPLP布局 - 群创光电计划2025年上半年开始FOPLP量产，将开发700mm x 700mm业界最大基板[1][2] - 若成功量产将超越台积电和日月光等竞争对手[1] 日月光半导体(ASE)的技术投入 - 日月光已投资2亿美元用于大尺寸FOPLP技术研发[2] - 基板尺寸从300mm x 300mm扩展到600mm x 600mm[2] - 设备预计第二季度到货，第三季度试产[2] 台积电的微型FOPLP研发 - 台积电董事长确认公司致力于微型FOPLP生产线研发，预计三年内取得成果[2] - 倾向于300x300mm尺寸而非515x510mm[2] - 预计2026年建立微型生产线，2027年逐步增加产能[2]