扇出型面板级封装行业动态 - 扇出型面板级封装被视为下一代先进封装技术 台积电 日月光 力成三大半导体巨头积极布局 争夺英伟达 AMD等大厂的高性能计算芯片封装订单 [1] - 行业竞争加剧 三大厂商在扇出型面板级封装领域各有技术路线和产能规划 引发新一轮抢单大战 [1] 台积电技术布局 - 公司开发CoPoS技术(Chip-on-Panel-on-Substrate) 专注于AI与高性能计算应用 预计2028年量产 [1][2] - 技术特点为将CoWoS"面板化"转为方形设计 有利于扩大芯片产出 计划2026年在嘉义设立实验线 [1][2] - 同步开发9 5倍光罩尺寸的CoWoS新技术 预计2027年量产 可实现更多逻辑与存储芯片的整合 [2] 日月光技术布局 - 公司已在高雄建成量产的300x300mm面板级封装产线 采用FanOut制程 [1][3] 力成技术布局 - 公司2019年已实现扇出型面板级封装量产 技术命名为PiFO(Pillar integration FO) [1][4] - PiFO技术与台积电CoPoS技术原理相似 [4] 技术优势分析 - 面板级扇出型封装相比晶圆级具有更大基板面积 支持异质整合 可集成5G通信滤波功能电路 [1] - 该技术能显著提升芯片性能与功能 适用于5G通信 物联网设备等 有助于消费电子产品进一步小型化 [1]

台积电CoWoS封装技术发展 - 台积电CoWoS封装技术因AI热潮崛起，成为全球最大封测厂商，超越日月光[1] - 英伟达CEO黄仁勋表示在CoWoS领域"别无选择"，双方合作深化至Blackwell系列产品[1][2] - 公司过去两年大幅扩张CoWoS产能，同时推进技术迭代[1] Blackwell架构的封装转变 - 英伟达Blackwell系列产品将主要采用CoWoS-L封装，减少CoWoS-S使用[2] - CoWoS-L技术通过局部硅互连桥接器和有机中介层实现10TB/s芯片互连带宽[2] - 公司计划将部分CoWoS-S产能转换为CoWoS-L，而非减少总产能[2] 大尺寸芯片封装挑战 - AI芯片尺寸达80x84mm，12英寸晶圆仅能容纳4颗，基板尺寸需100x100mm至120x120mm[5] - 大尺寸基板带来散热挑战，高性能处理器每机架功耗达数百千瓦[5] - 助焊剂残留问题影响可靠性，公司正研发无助焊剂键合技术[5][6] 技术路线图与创新 - 2026年计划推出5.5倍光罩尺寸CoWoS-L，2027年推出9.5倍光罩版本集成12+HBM堆栈[8] - SoW-X技术性能提升40倍，模拟完整服务器机架功能，2027年量产[8] - 公司布局FOPLP技术应对中介层尺寸限制[8] CoPoS技术突破 - 计划2029年量产CoPoS技术，用矩形面板(310x310mm)替代圆形晶圆，提升空间利用率[9][12] - 技术采用玻璃中介层，具有更高热稳定性和成本效益，适合AI/HPC系统[11] - 嘉义AP7工厂第四阶段将大规模生产CoPoS，专供英伟达等客户[9][11] 技术对比与演进 - FOPLP无需中介层，适合中端ASIC；CoPoS保留中介层，适合高端GPU/HBM集成[10][11] - 玻璃芯基板相比有机基板具有更高互连密度、更低功耗和更优热膨胀系数[11] - 技术转型需克服方形工艺的翘曲、均匀度问题及RDL线宽缩小至1µm的挑战[13]

核心观点 - 台积电CoWoS封装技术因AI浪潮崛起，成为英伟达在高端封装领域的唯一选择[1] - 台积电正在从CoWoS-S向CoWoS-L技术转型，以支持Blackwell架构GPU的10TB/s互连需求[3] - 行业面临中介层尺寸增大带来的基板/散热挑战，AI芯片尺寸达80x84mm导致单晶圆仅容纳4颗芯片[6] - 台积电布局CoPoS技术作为CoWoS-L替代方案，采用310x310mm矩形面板提升40%面积利用率[11][14] 技术演进 CoWoS产能扩张 - 台积电过去两年大幅扩张CoWoS产能，超越日月光成为全球最大封测厂商[1] - 2023年中介层尺寸达80x80mm（3.3倍光罩），2026年将推出5.5倍光罩版本[9] - 计划2027年推出9.5倍光罩版本，集成12+HBM堆栈[9] 材料工艺突破 - 传统助焊剂技术面临清洁难题，台积电正在测试无助焊剂键合技术[6][7] - CoPoS采用玻璃中介层替代硅，具有更低损耗（TGV技术）和更优热稳定性[13] - SoW-X技术性能较CoWoS提升40倍，模拟完整服务器机架功能[9] 技术路线对比 CoWoS-L特性 - 采用LSI桥接器+有机中介层，支持Blackwell架构双芯片10TB/s互连[3][5] - 主要服务英伟达及超微等AI/HPC客户[13] CoPoS创新 - 矩形面板设计（310x310mm）较圆形晶圆提升40%面积利用率[11][14] - RDL线宽要求从10µm向1µm演进，需解决翘曲/均匀度等良率挑战[16][17] - 定位为CoWoS-L替代品，首批客户可能为英伟达[9][13] FOPLP差异 - 无中介层设计适合中端ASIC，成本更低但信号完整性弱于CoPoS[12] - CoPoS保留中介层，更适合高端AI/HPC的多芯片集成[12][13] 产能布局 - 嘉义AP7工厂第四阶段启动CoPoS量产，P1阶段专供苹果WMCM[12] - 现有CoWoS产能保留在AP8工厂（群创光电旧厂改造）[12]

核心观点 - 台积电CoWoS封装技术因AI浪潮崛起，成为英伟达在高端GPU封装领域的唯一选择，并推动台积电成为全球最大封测厂商 [1] - 英伟达Blackwell系列产品将转向CoWoS-L封装技术，以满足高性能计算需求 [3] - 台积电面临CoWoS技术演进瓶颈，包括芯片尺寸增大带来的基板尺寸、散热挑战以及助焊剂残留问题 [5] - 台积电正在研发无助焊剂键合技术以解决良率问题，预计2023年底完成测试 [6] - 台积电计划推出更大尺寸中介层的CoWoS-L技术，并布局SoW-X和CoPoS等下一代封装技术 [9][12] - CoPoS技术通过面板化中介层提升产能和成本效率，有望成为CoWoS-L的替代方案，锁定AI等高端应用 [10][14] CoWoS技术现状 - 台积电CoWoS封装技术已成为英伟达高端GPU的唯一选择，推动台积电超越日月光成为全球最大封测厂商 [1] - 英伟达Blackwell系列产品将主要采用CoWoS-L封装技术，以满足10TB/s带宽互连需求 [3] - 当前CoWoS封装中的中介层尺寸为80x80mm，约为光罩的3.3倍 [9] 技术挑战 - AI芯片尺寸增大至80x84mm，导致12英寸晶圆仅能容纳4个芯片 [5] - 超大尺寸封装面临基板尺寸挑战：5.5倍光罩版本需要100x100mm基板，9倍光罩版本超过120x120mm [5] - 散热挑战：高性能处理器每机架功耗可达数百千瓦，需要液冷和浸入式冷却技术 [5] - 助焊剂残留问题：随着中介层尺寸增大，难以完全清除积聚在中心的助焊剂，影响芯片可靠性 [5] 技术演进方向 - 台积电正在测试无助焊剂键合技术，预计2023年底完成评估 [6] - 计划2026年推出5.5倍光罩尺寸的CoWoS-L，2027年推出9.5倍光罩尺寸版本并集成12+HBM堆栈 [9] - 开发SoW-X技术，性能较CoWoS提升40倍，模拟完整服务器机架功能，计划2027年量产 [9] CoPoS技术布局 - CoPoS技术将中介层"面板化"，使用310x310mm矩形基板替代传统圆形晶圆，提升产能和成本效率 [10][12] - 技术优势：支持510x515mm面板，容纳数倍于300mm晶圆的芯片数量 [10] - 嘉义AP7工厂将成为CoPoS生产枢纽，第四阶段开始大规模生产，锁定AI等高端应用 [12][14] - 采用玻璃芯基板，具有更高互连密度、更低功耗等优势，可能替代CoWoS-L [14] 技术对比 - FOPLP无需中介层，成本更低，适用于中端ASIC和移动设备 [13] - CoPoS采用中介层，适合高性能GPU和HBM集成，信号完整性更优 [13] - CoPoS中介层材料从硅演变为玻璃，提供更高成本效益和热稳定性 [13]

行业趋势 - 生成式人工智能（Generative AI）的迅猛发展推动高阶AI芯片需求爆发式增长，材料和封装技术迎来变革契机[4] - 先进封装成为行业新焦点，CoWoS面板化方案（CoPoS）正引领未来技术发展方向[4] - 行业探索基于玻璃基板的封装方案，以提升封装效能，实现更高带宽、更大密度与更强散热性能[2] 公司介绍 - Manz亚智科技长期专注于半导体面板级封装（PLP）设备的研发与制造，是板级封装领域的先行者[9] - 公司率先提出CoPoS（Chip-on-Panel-on-Substrate）技术概念，并逐步成为业界通用产业用语[9] - 在苏州拥有66,667平方米的综合制造基地，涵盖从实验室开发到标准化量产线的完整解决方案[9] 技术优势 - CoPoS技术可灵活对应不同封装结构，通过大型面板载体高效制作重布线层（RDL），提升面积利用率与产能[10] - 技术符合晶片大型化、异质整合、高频高速等优势，是实现高扩展性与高生产效率的先进封装解决方案[10] - 单板型PLP RDL技术已通过L/S 10μm/10μm验证，输送机类型PLP RDL技术已通过L/S 5μm/5μm验证[12] 技术突破 - 交付FOPLP 700mm x 700mm业界最大生产面积之面板级封装生产线[12] - 聚焦TGV玻璃通孔技术，开发激光诱导刻蚀工艺，满足高纵横比、高精度、窄节距等要求[13] - 电镀设备支持有机基板盲孔与玻璃基板通孔TGV制程，确保高均匀性，兼容保型铜电镀与填孔电镀[14] 设备创新 - 新型垂直式电镀机消除夹具需求，降低采购成本，多段式、多阳极设计提升电镀均匀性[15] - 蚀刻设备适用于不同玻璃材质厚度（1.1 mm & 0.7 mm），实现稳定、高精度加工[16] - 孔洞均匀性高达95%，垂直度超过90%，腰孔与上孔比例超过93%[16] 未来规划 - 深化区域化布局，重点发展半导体面板级封装CoPoS技术，强化设备整合[17] - 打造涵盖研发、设计、制造、装机调试及客户服务的完整半导体设备生态链[17] - 强化与国内半导体大厂合作，拓展全球市场，推动CoPoS技术及FOPLP、玻璃基板高密度RDL技术落地[19]