公众号记得加星标⭐️，第一时间看推送不会错过。 来源：内容来自semiengineering 。 要使高 NA EUV 光刻技术发挥作用，需要采用适合制造的方法来拼接电路或对更大的掩模进行全面改 变。 曝光场之间的电路拼接对高数值孔径 (0.55) EUV 转换的设计、良率和可制造性提出了挑战。替代方 案是彻底将 6×6 英寸掩模版改为 6×11 英寸掩模版，从而消除电路拼接，但需要几乎完全更换掩模版 制造基础设施。 现代多核 SoC 具有越来越大的片上内存，通常难以保持在光罩极限内，即 193nm 浸没式和 EUV 光 刻的面积为 26 平方毫米，而由于变形镜头，高 NA 的光罩面积会缩小到该尺寸的一半。将中介层纳 入封装中允许晶圆厂将此类设计拆分为芯片，但中介层仍然必须适合标准场大小。该尺寸由光罩尺寸 （6×6 英寸）决定，光刻扫描仪会将其缩小 4 倍（最大为 676 平方毫米）。对于高 NA（0.55） EUV，该场要小一半，这也会使 EUV 工具的吞吐量减半。结果是每两次曝光的图案都必须拼接在一 起。 IBM研究员Christopher Bottoms 在最近的 SPIE 先进光刻与图案技术会议上表示 ...