Workflow
EUV光刻
icon
搜索文档
国林科技:关于半导体臭氧设备是否更适合于EUV光刻配套,业内处于工艺研究与试验中
证券日报· 2025-08-11 16:13
半导体臭氧设备技术发展 - 公司表示从技术角度半导体臭氧设备未来可能成为EUV光刻配套的发展趋势 [2] - 行业目前仍处于工艺研究与试验阶段尚未成熟 [2]
光刻技术深度解析:474步芯片诞生,212步命悬“光”线!
材料汇· 2025-07-30 23:34
光刻工艺概述 - 光刻是半导体制造中关键工艺,每个掩模层均需光刻作为起始点,0.13μm CMOS工艺包含474个步骤中212个与光刻曝光相关[1][16] - 技术节点演进中最小特征尺寸按70%比例缩减(1/√2),电路密度提升2倍[1][16] - 光刻决定技术节点限制因素,台积电7nm DUV工艺掩模层数达87层[16] 逻辑芯片与存储芯片光刻差异 - 逻辑芯片金属互连层复杂,7nm工艺M1线/槽pitch约40nm[2][17] - 存储芯片(DRAM/NAND)采用规则线宽结构,DRAM字线pitch全局恒定,三星D1z代LPDDR5位线线宽仅13.5nm[2][17][22] - 3D NAND通过增加层数而非缩小pitch实现高密度[17][23] 光刻工艺流程 - 基本流程:旋涂光刻胶→预烘烤→曝光→显影,需配合掩模版使用[3][26] - 匀胶显影机(Track)实现涂胶/烘烤/显影等功能,浸没式工艺需增加去离子水冲洗[4][52][55] - 显影方法包括水坑式/浸没式/喷淋式,化学放大胶需后曝光烘烤(PEB)[69] 掩模版技术 - 掩模版制造含CAM处理/光刻/检测三环节,先进节点(≤130nm)采用电子束直写[3][41][42] - 相移掩模(PSM)通过相位调制提升分辨率,包括交替型/衰减型/高透射率型[43][47] - 掩模版标准尺寸152mm×152mm×6.35mm石英基板,含OPC修正和边框设计[35][41] 光刻设备与光源 - 2024年光刻相关设备市场规模293.67亿美元,2025年预计达312.74亿美元[7] - 光源演进:汞灯(365nm)→KrF/ArF准分子激光(248/193nm)→EUV激光等离子体(13.5nm)[5][87][92] - EUV光源采用锡液滴激光等离子体方案,ASML NXE:3600D功率达300-350W[96][99][100] 分辨率与工艺参数 - 分辨率公式:R=k₁·λ/NA,通过缩短波长/增大NA/降低k₁提升[84][88] - 193nm浸没式光刻使等效波长缩短,支持32-7nm工艺[92] - 套刻误差(Overlay)在3nm节点需控制在2nm内,金属线宽约20nm[73] 光刻机分类 - 接触式/接近式光刻采用1:1复制,投影式通过4:1缩小成像[78][79] - 步进扫描式(Scanner)通过狭缝扫描实现大视场曝光,支持高NA成像[79][80] - EUV光刻采用多层膜反射镜,需真空环境运行[100][101]
8点1氪|少林寺住持释永信涉嫌刑事犯罪;北京大学将全面取消绩点;警方调查“上千万元金饰被洪水冲走”
36氪· 2025-07-28 08:03
少林寺住持事件 - 少林寺住持释永信涉嫌刑事犯罪 包括挪用侵占项目资金寺院资产 严重违反佛教戒律 与多名女性保持不正当关系并育有私生子 目前正接受多部门联合调查 [1] - 释永信微博开通2683天 累计发布4005条 平均每天1.5条 粉丝量达87.8万 7月24日后账号停更 [1] 教育政策调整 - 北京大学宣布自2025级起全面取消绩点 课程考核采用百分制或等级制 不再设置成绩优秀率指标 [1] - 学生可自主选择1门非专业课程以"合格制"记载成绩 成绩记载方式不可修改 [2] - 多所高校延长研究生学制 华中师范大学社会工作专业硕士学制从2年调整为3年 以提高培养质量 [4][5] 自然灾害与事故 - 陕西吴起县暴雨致老凤祥金店近20公斤金银首饰被冲走 按当前金价损失超千万元 已找回约1公斤 [2] - 美国波音737Max8客机因轮胎故障紧急撤离179人 1名乘客轻伤 为年内第四起军机与客机险撞事故 [7][8] 企业动态 - 亚马逊创始人贝索斯完成2500万股股票抛售计划 套现57亿美元(约408亿元) 持股比例仍超8% [7] - 大众汽车上半年营业利润暴跌33%至67亿欧元 美国关税造成13亿欧元(约109亿元)损失 下调全年收入预期 [12] - 好丽友因包装问题召回韩国市场鱼形派产品 涉额15亿韩元(约781万元) 中国产线未受影响 [6] 科技与创新 - 特斯拉第三代机器人2025年进入中国C端市场 目标5年内年产100万台 [9] - 清华大学开发出基于聚碲氧烷的新型EUV光刻胶 解决13.5nm光刻工艺材料瓶颈 [16] - 智元机器人发布世界模型开源平台"Genie Envisioner" 商汤科技推出"悟能"具身智能平台 [15] 资本市场 - 美股三大指数集体收涨 道指涨0.47% 纳指涨0.24% 标普500涨0.4% 特斯拉涨超3% 英特尔跌8% [13] - 微软签署超10亿美元合约 通过Vaulted Deep公司处理490万吨二氧化碳 采用生物泥浆技术 [10][11] 消费品行业 - 雀巢 费列罗 好时等巧克力品牌集体涨价 主因可可主产区减产致成本上升 部分产品涨幅达两位数 [11] - Halliday智能眼镜国内预售 首款支持处方镜片的隐形显示设备 售价2499元 2026年交付 [17] 人工智能进展 - 宇树科技创始人称AI大模型写代码成功率超90% 较2024年显著提升 [15] - 暑期档电影总票房突破50亿元 观影人次达1.29亿 [9]
EUV光刻的大难题
半导体行业观察· 2025-06-22 11:23
高NA EUV光刻技术挑战 - 高数值孔径(0.55) EUV需通过电路拼接或改用6×11英寸掩模版解决曝光场缩小问题,后者需全面更换掩模制造基础设施 [1] - 高NA EUV的曝光场面积仅为传统193nm浸没式/EUV的一半(13平方毫米 vs 26平方毫米),导致吞吐量减半 [1] - 变形镜头设计使高NA系统在X/Y方向分别缩小4倍和8倍,进一步限制6×6英寸掩模版的可用曝光范围 [2] 拼接技术对良率的影响 - 掩模间套刻误差达2nm时,关键尺寸误差至少增加10% [2] - 缝合边界附近光刻胶线宽变异显著,接触孔可能出现重复或椭圆形缺陷 [5] - 黑色边框应力松弛导致多层结构扭曲,需保留未图案化空白区域,加剧边界对齐难度 [4][5] 设计优化方案 - 完全避开边界区域可使单核设计频率降低3%、功耗增加3% [7] - Synopsys提出拼接感知优化:逻辑块防分裂、I/O端口集群化、标准单元远离边界,将面积损失降至0.5%、性能影响降至0.2% [8] - 特定区域设计规则可改善边界特征打印质量,但需定制化标准单元尺寸 [8] 大尺寸掩模版替代方案 - 6×11英寸掩模版可消除拼接需求,ASML现有EUV平台支持6×11.2英寸尺寸 [10] - 但需改造14类掩模制造设备,部分设备成本翻倍,EUV掩模应力管理难度指数级上升 [10] - Mycronic计划2024年推出6×11英寸掩模写入器原型,1nm节点或成技术切入点 [10][11] 产能与成本权衡 - 高NA EUV场减半可能导致产能下降40%,场间扫描开销成主要成本因素 [9] - 大掩模版可避免高NA工具吞吐量下降,并提升现有0.33 NA设备效率 [11] - EUV光刻机成本已近4亿美元,光刻效率对晶圆厂成本影响远超掩模版本身 [11]
基辛格,投身EUV光刻
半导体行业观察· 2025-04-14 09:28
公司动态 - 前英特尔CEO帕特·基辛格加入EUV光源初创公司xLight担任执行董事长 [1] - xLight计划在2028年前推出基于粒子加速器的EUV光源技术 [3] - 公司正在构建功能齐全的原型,预计2028年可连接ASML扫描仪并运行晶圆 [8] 技术革新 - xLight采用自由电子激光器(FEL)技术,功率是现有LPP光源的4倍 [7][13] - 新技术可将每片晶圆成本降低约50%,资本和运营支出减少3倍以上 [7][13] - 单个xLight系统可支持多达20个ASML系统,使用寿命达30年 [13] - FEL系统具备可编程光特性,支持更短波长光刻技术 [15][17] 行业现状 - 当前EUV光刻采用激光等离子体(LPP)技术,1.5兆瓦电力仅产生500瓦光 [1][5] - ASML现有光源额定功率500瓦,未来需要1千瓦以上功率 [21] - LPP技术已接近物理极限,无法完全支持ASML未来版本扫描仪 [5] 技术对比 - FEL利用粒子加速器产生电子束,通过波荡器产生高强度光束 [10][21] - LPP技术采用二氧化碳激光器将锡液滴喷射成等离子体 [20] - FEL系统比LPP更易于维护且高度可靠 [10] - 日本KEK团队的cERL技术目前仅能产生红外光脉冲 [22] 市场前景 - 每个EUV光源蕴藏数十亿美元市场机遇 [6][8] - 新技术可为每台扫描仪带来数十亿美元额外年收入 [7][13] - 该技术有望延续摩尔定律数十年 [18] - 除半导体外,FEL还可应用于计量、检测、国家安全和生物技术领域 [8]
DRAM图案化,新选择
半导体芯闻· 2025-04-09 18:46
DRAM芯片制造技术 - DRAM芯片中存储器阵列特征密集且规则排列,但阵列外部特征失去规律性,外围金属线呈现蜿蜒曲折形态且间距变化范围在1.4到2倍之间[3] - 通过布局分割和缝合双重图案化技术可实现间距均匀性,特征跨越条纹边界时需在曝光中正确拼接[3][4] - 对于40纳米以上最小间距,ArF浸没式光刻双重图案化已足够,低于40纳米可采用三重图案化替代EUV双重图案化[6][7] 图案化技术演进 - 此前针对40纳米以下最小线距建议采用四重图案化,但实际验证三重图案化即可满足需求[8][9] - 多间隔层方法在特殊情况下可通过单次掩模曝光生成复杂金属图案,但缝合双重图案化仍是DRAM外围金属图案化的标准方法[10] - 缝合双重图案化技术预计将延续至15纳米DRAM节点[10] 技术方案对比 - 对角线等特定特征可能禁止拼接,需采用不同的布局分割方案[5] - 三重图案化可优化为带缝合或免缝合的排列方式,替代四重图案化[9][12]