最近些年。RISC-V引起了全球关注。这款革命性的 ISA 凭借其持续的创新，以及无数的学习 和工具资源以及来自工程界的贡献，像潮水般席卷了市场。RISC-V 最大的魅力在于它是一款 开源 ISA。 在本文中，我（指代本文作者Mitu Raj，下同）将介绍如何从零开始设计一款RISC-V CPU ，我们将讲解定义规格、设计和改进架构、识别和解决挑战、开发 RTL、实现 CPU 以及在 仿真/FPGA 板上测试 CPU 的流程。 以下为文章正文： 从命名开始 如果您希望可以时常见面，欢迎标星收藏哦~ 为你的想法命名或打造品牌至关重要，这样才能激励你不断前进，直至达成目标！我们打算构建一 个非常简单的处理器，所以我想出了一个花哨的名字" Pequeno "，在西班牙语中是"微小"的意 思；完整名称是：Pequeno RISC-V CPU，又名PQR5。 RISC-V 的 ISA 架构有多种风格和扩展。我们先从最简单的RV32I开始，它又称为 32 位基本整数 ISA。该 ISA 适用于构建支持整数运算的 32 位 CPU。因此，Pequeno 的第一个规格如下： Pequeno 是一款 32 位 RISC-V C ...