台积电CoWoS封装技术发展 - 台积电CoWoS封装技术因AI热潮崛起，成为全球最大封测厂商，超越日月光[1] - 英伟达CEO黄仁勋表示在CoWoS领域"别无选择"，双方合作深化至Blackwell系列产品[1][2] - 公司过去两年大幅扩张CoWoS产能，同时推进技术迭代[1] Blackwell架构的封装转变 - 英伟达Blackwell系列产品将主要采用CoWoS-L封装，减少CoWoS-S使用[2] - CoWoS-L技术通过局部硅互连桥接器和有机中介层实现10TB/s芯片互连带宽[2] - 公司计划将部分CoWoS-S产能转换为CoWoS-L，而非减少总产能[2] 大尺寸芯片封装挑战 - AI芯片尺寸达80x84mm，12英寸晶圆仅能容纳4颗，基板尺寸需100x100mm至120x120mm[5] - 大尺寸基板带来散热挑战，高性能处理器每机架功耗达数百千瓦[5] - 助焊剂残留问题影响可靠性，公司正研发无助焊剂键合技术[5][6] 技术路线图与创新 - 2026年计划推出5.5倍光罩尺寸CoWoS-L，2027年推出9.5倍光罩版本集成12+HBM堆栈[8] - SoW-X技术性能提升40倍，模拟完整服务器机架功能，2027年量产[8] - 公司布局FOPLP技术应对中介层尺寸限制[8] CoPoS技术突破 - 计划2029年量产CoPoS技术，用矩形面板(310x310mm)替代圆形晶圆，提升空间利用率[9][12] - 技术采用玻璃中介层，具有更高热稳定性和成本效益，适合AI/HPC系统[11] - 嘉义AP7工厂第四阶段将大规模生产CoPoS，专供英伟达等客户[9][11] 技术对比与演进 - FOPLP无需中介层，适合中端ASIC；CoPoS保留中介层，适合高端GPU/HBM集成[10][11] - 玻璃芯基板相比有机基板具有更高互连密度、更低功耗和更优热膨胀系数[11] - 技术转型需克服方形工艺的翘曲、均匀度问题及RDL线宽缩小至1µm的挑战[13]

公众号记得加星标⭐️，第一时间看推送不会错过。 过去几年，人工智能彻底带火了GPU，而作为背后的支撑力量。台积电CoWoS封装技术也强势 崛起。 众所周知，多年来，GPU绝对龙头英伟达一直是台积电的重要合作伙伴，但在 AI 领域最初的热 潮之后，NVIDIA 更进一步深化了与台积电的合作。如今，双方的合作关系已经发展到一定程 度 。 英 伟 达 首 席 执 行 官 黄 仁 勋 甚 至 表 示 ， 除 了 台 积 电 之 外 ， NVIDIA 别 无 选 择 ， 尤 其 是 在 CoWoS 领域。"这是一种非常先进的封装技术，很抱歉，我们目前没有其他选择。"黄仁勋如是 说。 这个技术也为台积电带来了很多收入，有消息指出他们甚至超越日月光，成为全球最大封测玩 家。不过他们并没止步，公司过去两年也在大幅扩张CoWoS产能。与此同时，一些技术的新变 化，也正在悄然产生。 CoWoS的演进瓶颈 关于台积电的CoWoS，在半导体行业观察之前的文章 《杀疯了的CoWoS》 中，我们有了很深入的描 述 。 但 在 这 里 我 们 要 注 意 一 个 点 ， 那 就 是 英 伟 达 在 最 新 的 Blackwell 系 列 ...