CoWoP技术介绍 - CoWoP（Chip on Wafer on PCB）是辉达正在测试的新一代先进封装技术，计划与台积电CoWoS双线推进，预计2026年10月下一代Rubin GPU系列的GR150芯片同时采用两种封装技术 [1] - CoWoP技术先将裸芯片通过微凸点倒装到硅仲介层上，然后将整个芯片组件直接焊接在PCB主机板，省略CoWoS需要的封装基板工序，PCB不仅承担电连接还形成精细的重分布层 [2] - 与CoWoS相比，CoWoP实现封装基板与PCB一体化，设计更薄更轻，带宽更高，利用大尺寸PCB产线的高产能与成熟工艺，用成熟大面板PCB替代昂贵的ABF/BT载板，大幅降低材料与制造成本 [2] CoWoP技术优势 - CoWoP通过减少封装层级实现板卡一体化设计，在同一块板上完成多至10余层、30μm级线宽/线距的高速互连，兼具高带宽、低延迟与设计灵活性 [2] - 摩根大通指出CoWoP优势包括简化系统结构、提高资料传输效率、更好的热管理性能、更低的功耗、降低基板成本、潜在减少后端测试步骤 [3] - 摩根士丹利研究显示CoWoP可解决基板翘曲问题、增加NVLink覆盖范围、实现更高散热效率、消除某些封装材料的产能瓶颈 [4] 对产业链影响 - CoWoP对ABF基板厂商是负面消息，基板附加值可能大幅减少或完全消失，更复杂精细节距的信号路由将转移到RDL层，高端PCB层承担封装内路由步骤 [4] - CoWoP为PCB厂带来重大机遇，具备先进mSAP能力以及基板/封装技术的公司将更有优势，但mSAP目前25/25微米线/间距仍远低于ABF的亚10微米能力 [5] - IC载板厂认为先进封装如CoWoS结构仍将是未来五年市场主流，短期内不会被取代，新型CoWoP架构只是长期技术蓝图 [7] 技术挑战与商业化前景 - 目前只有苹果采用mSAP或SLP PCB技术，但节距尺寸更大、PCB板面积更小，将此技术扩展到大型GPU仍具技术与运营挑战，CoWoP中期商业化概率较低 [6] - 台积电CoWoS良率已接近100%，技术切换存在不必要风险，考虑到Rubin Ultra量产时程，推估其仍将沿用现有ABF基板技术而非转向CoWoP [6] - 台PCB厂对CoWoP取代CoWoS持保留态度，认为涉及整个产业链技术制程大幅提升，现阶段载板技术成熟价格合理，终端客户无急需改变理由 [7] 台积电CoPoS技术 - CoPoS是台积电为解决CoWoS量产瓶颈推出的下一代封装技术，结合CoWoS与FOPLP，以方形面板RDL层取代圆形硅仲介层，适合大规模量产 [3] - 台积电预计2026年在采钰建置首条CoPoS实验线，2028-2029年在嘉义投资量产厂，主要聚焦AI与高效能运算领域 [3] - 从商业化角度，CoPoS解决实际生产效率问题，优先顺序应高于CoWoP，一年内同时导入两个重大创新但未经实证的技术风险相当高 [7]