光刻技术发展中的关键挑战 - EUV光刻掩模成本高昂，制造、维护和更换的总费用显著高于非EUV掩模，且生命周期内价格差异巨大[1] - 非EUV光刻面临旧工具折旧问题，引入新工具将导致每小时掩模成本增加500美元，对低产量零件和价格敏感市场造成困扰[1] - EUV掩模寿命短于DUV或浸没式光刻掩模，需频繁清洁和备用掩模，进一步增加总成本[3] - EUV扫描仪需要更高剂量以实现最佳图案印刷，导致实际吞吐量低于规格，每小时处理晶圆数量线性减少[3] - 专用EUV掩模检测工具昂贵且使用频率低，每次使用成本高，推高整体掩模成本[4] - 循环时间成为比成本更大的问题，缩短原型制作和交付新设计时间是EUV扩大用户群的关键[4][5] EUV与非EUV的应用策略 - 新AI芯片开发倾向于在更便宜的193i节点验证，而非直接从EUV节点开始，待产量提升后再考虑EUV[2] - EUV主要用于大批量或极高价值产品，行业已接受其高掩模成本[2] - 非EUV前沿节点面临与EUV相似的挑战，公司需在预算和光刻限制间寻找平衡[2] - 曲线掩模等技术同时适用于EUV和非EUV光刻，帮助提升图形质量以保持竞争优势[2] - 内存行业因吞吐量考虑不使用薄膜，但需承担更频繁清洁和备用掩模的成本[3][14] 多重曝光技术的必然性 - EUV未来必然需要多重曝光技术，高数值孔径(high-NA)将使用多重曝光避免超高数值孔径需求[6] - 目前所有大批量生产节点采用单次曝光EUV，但研发中公司都在为下个节点研究EUV多重曝光[7] - 英特尔明确将在14A节点使用高NA EUV，因单次曝光无法满足规格要求[7] - 多重曝光技术可延长EUV寿命，半场高NA在成本上难以与多重曝光EUV竞争[7] - 早期EUV生产实施可能已是双重曝光接触层，因当时抗蚀剂不足支持单次曝光[8] 掩模材料与工艺演进 - EUV掩模从二元反射型演进至衰减型/低折射率反射型，改善图像对比度和减少晶圆图案问题[10] - 研究不同n和k值掩模材料以优化特定图案性能，选择性匹配吸收体特性可获更好成像效果[10] - 金属氧化物抗蚀剂比传统CARs具有更高对比度和更好耐蚀性，尤其适用于接触层和柱层[10][11] - 掩模空白特性定制化(如吸收体厚度调整)是扩大晶圆工艺裕度的重大机会[11] - 锡基外的新元素(如碲、锑)抗蚀剂研究旨在通过新化学方法获得更高EUV吸收[12] EUV薄膜的挑战与改进 - EUV薄膜面临传输率和耐用性双重挑战，光需两次穿过薄膜导致20%能量损失[14][15] - 当前多晶硅薄膜反射DUV光需特殊DGL膜过滤，额外造成20%吞吐量损失[15] - 碳纳米管薄膜对DUV反射少且EUV传输率更高，但当前仅能承受不到1万次晶圆曝光[15] - 薄膜更换需重新检查掩模，过程昂贵复杂且缺乏标准化，影响吞吐量和掩模管理[16] - 大芯片(如800平方毫米GPU)需薄膜避免致命缺陷，而内存应用可依赖冗余功能[16]