文章核心观点 - 行业认为现有光刻技术将在十年后无法满足需求，未来发展的核心路径是提高数值孔径（NA）和缩短波长[2] - ASML正在研发下一代超高数值孔径（hyper NA，NA 0.75）EUV光刻设备，可将最小可印刷尺寸缩小36%至约5纳米[3] - IBM探讨了采用3.1纳米波长的替代方案，该方案能带来更大的景深，并将线边缘粗糙度降低20%[4][7] 光刻技术发展路径：提高数值孔径（NA） - ASML最新的高NA EUV设备数值孔径为0.55，正在研发的下一代设备数值孔径将达到0.75[3] - 数值孔径从0.55提升至0.75，在其他条件相同的情况下，最小可印刷尺寸将缩小36%，约为5纳米[3] - 过去的光刻技术（如ArFI）最终达到了大于1.0的数值孔径，表明NA提升有历史先例和潜力[3][9] - 提高NA面临景深减小的挑战，解决方案包括改进对焦控制、传感器、扫描仪或使用更平坦的晶圆[3] - 光学制造商蔡司已设计出尺寸略大于现有0.55 NA工具的透镜组件，ASML计划制造能兼容超高NA或高NA透镜的光刻工具，实现直接替换[3] 光刻技术发展路径：缩短波长 - IBM关注的下一个波长为3.1纳米，比当前13.5纳米的EUV波长短四倍[4] - 使用更短波长（3.1纳米）达到特定分辨率所需的数值孔径更小，因此景深比使用更长波长时更大[4] - 采用3.1纳米波长可对光学设计进行调整，与13.5纳米波长相比，能将线边缘粗糙度降低20%，使印刷线条更接近理想状态[7] - 降低线边缘粗糙度和边缘定位误差是IBM未来15年光刻技术路线图的主要目标之一[7] - 缩短波长至3.1纳米面临反射镜反射率低的挑战，目前反射率约为35%至40%[7] - 若一台光刻设备使用5面反射率为35%的反射镜，光源发出的光线将损失99.5%[7] - 解决反射率问题需减少反射镜数量，但具体数量（可能在2到10面之间）及其他基础设施问题尚待解决[7][8] 光刻技术历史演进 - 光刻技术发展史显示，每次波长改变后，业界都会将数值孔径推向极限[9] - 数值孔径的极限由当时最先进的光学设计和制造水平决定[9] - 历史波长与NA演进：G-line（436nm，最高NA 0.43）、I-line（365nm，最高NA 0.43）、KrF（248nm，最高NA 0.80）、ArF（193nm，最高NA 0.93）、ArFI（193nm，最高NA 1.35）、EUV（13.5nm，首次NA 0.25，最高NA 0.33，2023年达0.55，未来可能达0.75）[9] - NA的提升得益于技术进步，如使用更透明的玻璃、更大透镜、步进扫描、非球面镜、折反式设计以及极端非球面镜等[9]

文章核心观点 - 文章旨在宣传“2026势银光刻产业大会”，该大会旨在通过五大核心专场，全面覆盖光刻产业链，聚焦当前产业在先进技术、关键材料与核心装备方面面临的瓶颈与国产化挑战，以促进产学研用深度融合、加速技术创新与成果转化、构建完整产业生态 [1][4][7] 大会概况 - 会议名称：2026势银光刻产业大会，主办单位：势银（TrendBank），承办单位：势银芯链 [9] - 会议时间：2026年6月9日至11日，活动地点：安徽省合肥市 [9] - 大会形式为“会+展”，旨在提供产业深度探讨、认知获取及上下游供应链对接的平台 [7] - 大会亮点包括：势银分析师将发布深度产业报告；设置五大专场覆盖光刻全产业链话题；构建产业互动平台 [7] 会议背景与目标 - 光刻技术是半导体制造的关键环节，其精度和效率直接决定芯片性能、集成度和生产成本，是推动半导体产业发展的关键力量 [1] - 大会旨在促进产学研用深度融合，加强国内科研机构、高校、企业间的交流合作，加速技术创新和成果转化 [4] - 大会将为产业链上下游企业搭建沟通桥梁，促进资源整合和优势互补，构建完整产业生态体系，提升产业整体竞争力 [4] 五大核心专场内容总结 先进光刻技术专场 - 聚焦EUV光刻、电子束光刻与纳米压印技术等前沿方向 [2] - EUV光刻距量产甚远，受高功率光源、原子级超精密光学、热管理与系统集成制约，专利与供应链壁垒森严 [2] - 电子束光刻分辨率高但量产效率低，多束并行存在串扰与校正难题，核心部件与软件依赖进口 [2] - 纳米压印成本低但难以满足先进制程量产，存在模板寿命短、缺陷与套刻精度难控，材料与工艺兼容性不足等问题 [2] - 三者均需突破材料、装备、工艺协同瓶颈，本专场汇聚高校及科研院所共研技术与产业化路径 [2] 半导体光刻技术与材料及装备专场 - 围绕半导体光刻胶及其原料、核心装备国产化展开，涵盖材料设备企业及晶圆制造厂 [2] - 目前高端KrF、ArF光刻胶量产一致性与良率偏低，设备高度依赖进口 [2] - 配方与工艺差距显著，表现为分辨率、缺陷控制、批次稳定性不足 [2] - 专场旨在打通工艺-设备-材料协同闭环 [2] 显示光刻技术与材料及装备专场 - 聚焦新型显示面板光刻工艺，探讨新型显示光刻胶的技术突破及原料技术自主化实践 [2] - 目前高端配方与工艺差距大，对高世代、OLED、柔性显示的适配性不足 [2] - 量产一致性与良率偏低 [2] - 专场将联动显示面板上中下游材料及装备厂商，赋能显示技术升级 [2] PCB光刻技术与材料及装备专场 - 深耕高密度互连PCB光刻工艺，汇聚PCB及设备企业 [3] - 目前高分辨率、高感光度的干膜光刻胶、IC载板用高端产品及高端阻焊油墨仍被国外企业垄断 [3] - AI服务器对PCB提出超高规格要求，现有工艺面临极限挑战，对钻孔、压合等设备的精度和稳定性是巨大考验 [3] - 专场集中研讨技术瓶颈与发展趋势，推进资源整合以助力产业升级 [3] 掩模版与光刻机及零部件专场 - 研究高精度光刻、掩模版技术趋势、光刻机等 [3] - 掩模版的高精度制造技术难度大，高端掩模版原料主要依赖进口，供应受制于人，其快速修复和更新技术有待提升 [3] - 光刻机被国外垄断，高端光刻机如EUV光刻机难以获得 [3] - 国内光刻机企业在技术水平、制造精度、光源系统等方面与国际先进水平存在较大差距，成为制约半导体产业发展的“卡脖子”环节 [3] - 专场旨在汇聚相关材料设备企业，共探产业新生态 [3] 会议议程与讨论内容 - 会议讨论内容涵盖先进光刻技术、半导体光刻、显示光刻、封装光刻、PCB光刻、掩膜板、光刻机等上中下游环节，包括技术发展突破与应用趋势 [5] - 具体议程拟包括：先进光刻技术专场（计算光刻、电子束光刻、纳米压印、高数值孔径EUV挑战等）；半导体光刻专场（市场分析、2.5D/3D集成工艺、DUV光刻胶国产替代、涂胶显影设备等）；显示光刻专场（TFT-LCD、OLED、彩色光刻胶、涂胶显影设备等）；PCB光刻专场（阻焊油墨、感光干膜、激光直写等）；掩膜版与光刻机专场（扇出封装光刻设备、掩模版国产化等） [10][11]

半导体行业技术发展的终极挑战与目标 - 未来15年内，行业目标是通过光刻技术制造出物理定律允许范围内功能最强大、密度最高的硅微芯片，这被视为摩尔定律的最后一步 [2] - 实现该目标是一项价值数万亿美元的挑战，商业化应用最早可能要到2040年 [2] - 若无法实现此目标，电子产品性能提升将只能通过增加体积来实现 [2] 摩尔定律的现状与物理极限 - 摩尔定律指出微芯片上晶体管数量每两年翻一番，但存在物理极限，晶体管尺寸无法在硅晶圆上无限缩小 [4] - 当前最先进的硅蚀刻技术精度可达10纳米（约60个硅原子），最终目标是降至5纳米左右，精度再小将导致电流不稳定 [6] - 在更小空间集成更多晶体管能实现更高能效，推动了移动计算和人工智能数据中心的发展 [6] 下一代光刻技术的关键：光刻胶与光源 - 实现原子级精度蚀刻要求被照射材料也具备原子级精确度 [8] - 金属有机框架因其近乎完美的规则结构和自组装特性，成为理想的光刻胶候选材料，其发现者曾获诺贝尔奖 [11] - 约翰·霍普金斯大学的研究团队开创了利用金属有机框架制造芯片的先河，并成功进行了图案蚀刻演示 [11][12] - 为匹配新型光刻胶的精度，需要将极紫外光源转换为波长更窄的X射线光源 [14] - 目前ASML公司生产的尖端极紫外光刻设备每台造价高达4亿美元 [14] 技术商业化的挑战与竞争 - 将金属有机框架等新材料集成到现有成熟的半导体制造工艺中是一大工程挑战 [14] - 专家认为，考虑到集成挑战，金属有机框架光刻胶最早可能2040年才能在晶圆厂中投入商业应用 [14] - 除了金属有机框架，研究人员也在探索其他光刻胶化学品，最终胜出材料需与现有巨额投资的制造工艺兼容 [14] 行业驱动力与后硅时代展望 - 苹果公司每年更新设备的节奏、智能眼镜制造商以及人工智能公司对更强性能、更低功耗芯片的需求，是推动技术发展的关键动力 [16] - 人工智能公司尤其需要能提升算力而不增加能耗的芯片，因为能源消耗已成为重大成本问题 [16] - 2040年后，若希望芯片尺寸更小、功能更强，行业可能需彻底放弃硅材料 [16] - 约翰·霍普金斯大学研发的高精度金属有机框架材料，未来或可用于为石墨烯等新材料制成的微芯片进行图案化 [16] - 后硅时代的计算设备（如袖珍量子计算机、原子厚度的晶体管）将带来革命性变化 [16]

文章核心观点 - 苹果公司可能将其纵向整合战略延伸至芯片的光刻制造环节，通过与制造伙伴深度合作来定制工艺，从而在晶体管密度、功耗和散热方面获得独特优势，进一步巩固其硬件性能领先地位 [1][3][8] 苹果的纵向整合战略与芯片控制权 - 公司已通过Apple Silicon从英特尔手中夺回了对CPU、GPU、内存架构、神经网络引擎和电源管理等芯片设计的全面控制权 [3] - 公司脱离英特尔不仅是为了能效比，更是为了掌控产品演进的时间表和能力，摆脱了英特尔路线图延迟和架构限制的束缚 [3] - 目前公司尚未完全掌控的环节是芯片设计在硅片上的物理蚀刻制造过程 [3] 光刻技术的重要性 - 光刻是在硅晶圆上印刷微观晶体管图案的过程，决定了晶体管的尺寸、密度以及电子流动效率 [5] - 现代芯片依赖由单一供应商主导的极紫外光刻技术，每一代技术都决定了芯片的性能、发热、漏电、良率和长期可靠性 [5] - 控制光刻参数实质上意味着控制了计算的未来 [5] 苹果关注光刻技术的原因 - 公司芯片设计旨在在iPhone、iPad、Mac和Vision Pro等设备的严格散热限制内提供持续性能，而光刻选择直接影响性能与散热的平衡 [6] - 通过对光刻施加更深影响，公司可以针对长效工作负载、电池续航和静音运行等已领先的领域进一步优化芯片 [6] - 光刻工艺影响热量在芯片上的分布、散发速度以及在负载下性能的预测稳定性 [6] 苹果获得光刻优势的潜在路径 - 最现实的路径并非自建芯片工厂，而是通过与制造合作伙伴进行影响、协同设计或深度定制光刻工艺 [3][8] - 公司凭借其巨大的生产订单规模和可预测性，可以提前数年承诺海量订单，从而获得影响工艺开发和完善的筹码 [8] - 这可能意味着定制化的工艺变体、专属的晶体管配置，或专门为苹果架构量身定制的光刻优化 [8] 对苹果硬件产品的潜在影响 - iPhone：可能维持更长时间的峰值性能而不降频 [10] - Mac：可能在更薄的外壳中实现更高的性能巅峰 [10] - 电池寿命：可能获得逐年复合式的提升 [10] - 散热设计：可能变得更加可预测，使材料与机身设计能与芯片特性同步 [10] - 这种深度整合将使依赖“现成”芯片设计和通用制造工艺的竞争对手极难追赶 [10] 半导体行业的竞争态势 - 半导体行业正处于一场聚焦于工艺精炼、良率优化和功耗效率的“静默战争”或无声军备竞赛中 [7] - 公司芯片始终如一的行业领先能效比，单靠架构设计无法实现，表明其与代工厂存在极高水平的协同，可能已在推动制造工艺超越提供给其他客户的标准配置 [7] - 公司很少公开讨论制造战略，其光刻影响力对消费者不可见但结果显而易见，这种沉默是战略性的，使其能投资于产生长期复合优势的基础层 [12] 对行业的长期影响 - 若公司继续向光刻级控制迈进，将进一步把自身与传统的PC和移动生态系统区分开来，实现硬件、软件和制造的融合 [14] - 这不仅影响性能指标，还将影响公司的定价权、供应链韧性以及推出新形态产品的节奏 [14] - 在未来，公司可能不仅仅是先进制造的客户，更将成为其建筑师之一 [14]

公司评级与目标价 - 美国银行将阿斯麦纳入其"2026年半导体选股首选"名单 [1] - 美国银行将阿斯麦目标价从986欧元上调至1158欧元 [1] - 美国银行维持对阿斯麦的"买入"评级 [1] 核心驱动因素 - 阿斯麦正进入多年的上升周期 [1] - 重估动能来自光刻技术使用强度提高、获利加速成长与自由现金流大幅改善 [1] 具体增长动力 - 记忆体厂将增加极紫外光(EUV)层数，使光刻强度持续提高 [1] - 公司毛利率有望扩大约150个基点，带动盈余成长约三成 [1] - 公司自由现金流预估将倍增至140亿欧元 [1]

文章核心观点 - 极紫外光刻技术是延续摩尔定律的关键，其商业化成功由荷兰ASML公司实现，但基础研究主要由美国机构完成，凸显了技术研发与商业化成功之间的差异 [1][22][23] 半导体光刻技术原理与演进 - 光刻技术利用掩模将光选择性投射到硅片，通过光刻胶硬化软化、蚀刻等步骤构建集成电路，过程重复数十次 [2] - 早期光刻使用436纳米汞灯光源，衍射现象成为限制特征尺寸缩小的关键因素 [2] - 晶体管尺寸从20世纪70年代初约10000纳米缩小至如今约20-60纳米，依赖光刻技术进步 [1] - 光学光刻通过浸没式技术、相移掩模等多重创新突破预期极限，推迟被替代时间 [6] 替代光刻技术的探索与局限 - 电子束光刻无需掩模可实现更小特征尺寸，但速度比光学光刻慢三个数量级，曝光300毫米晶圆需数十小时，仅用于原型制作 [4] - X射线光刻波长仅10纳米至0.01纳米，但需同步加速器作为光源，IBM投入超10亿美元，最终未取代光学光刻 [5][6] - 电子束和X射线光刻未能规模化因光学光刻持续创新，如透镜设计进步和更短波长光应用 [6][8] 极紫外光刻技术的诞生与发展 - 日本NTT研究员木下博夫因X射线光刻困难转向软X射线研究，1985年首次通过多层镜反射投射图像，波长约2-20纳米 [9][11] - 多层镜由不同材料交替层构成，通过相长干涉反射X射线，斯坦福大学等机构研发钼硅镜反射13纳米光 [10][11] - 早期业界对反射式X射线光刻持怀疑态度，NTT、贝尔实验室等坚持研究，1989年会议被视为EUV技术曙光 [12][13] - 技术更名为极紫外光刻以区别于深紫外光刻，避免与声誉不佳的X射线近场光刻混淆 [15] EUV技术研发与联盟形成 - 美国国防高级研究计划局和国家实验室主导EUV研究，1994年成立国家极紫外光刻计划 [16] - 1996年国会终止能源部资助后，英特尔投入2.5亿美元组建EUV-LLC联盟，联合摩托罗拉、AMD等公司，英特尔占95%股份 [18] - EUV-LLC实现所有技术目标，申请超150项专利，但ASML因中立地位获技术授权，尼康和佳能被排除在外 [19][20][22] - ASML与卡尔蔡司合作成为唯一成功开发EUV技术的公司，收购美国硅谷集团，另一授权商Ultratech Stepper放弃技术 [20] EUV商业化与市场格局 - ASML于2006年交付首台EUV原型机，但电源性能弱，美国Cymer公司研发激光等离子体电源后被ASML收购 [22] - 台积电、三星、英特尔于2012年分别向ASML投资10亿、10亿、40亿美元换取股份，推动EUV量产 [23] - ASML于2013年交付首台量产型EUV设备，台积电、英特尔、三星均采用其设备生产 [23] - 美国机构如DARPA、贝尔实验室、国家实验室贡献基础研究，但光刻设备市场由日本和欧洲公司主导，ASML占据EUV商业化最终阶段 [1][22][23]

技术突破 - 研究团队通过冷冻电子断层扫描技术首次在原位状态下解析了光刻胶分子在液相环境中的微观三维结构、界面分布与缠结行为[1] - 该技术合成出一张分辨率优于5纳米的微观三维“全景照片”，克服了传统技术无法原位、三维、高分辨率观测的三大痛点[1] - 冷冻电子断层扫描技术为在原子/分子尺度上解析各类液相界面反应提供了强大工具[1] 行业影响 - 光刻胶在显影液中的微观行为长期是“黑匣子”，工业界的工艺优化只能靠反复试错[1] - 此瓶颈成为制约7纳米及以下先进制程良率提升的关键因素之一[1] - 深入掌握液体中聚合物的结构与微观行为，可推动先进制程中光刻、蚀刻和湿法清洗等关键工艺的缺陷控制与良率提升[1] 工艺优化 - “显影”是光刻的核心步骤之一，通过显影液溶解光刻胶的曝光区域，将电路图案精确转移到硅片上[1] - 光刻胶在显影液中的运动直接决定电路图案转移的精确度和芯片良率[1] - 此项研究指导开发出可显著减少光刻缺陷的产业化方案[1]

文章核心观点 - 纳米压印光刻技术理论上可匹敌甚至超越EUV光刻，但在实际应用中存在严重问题且缺乏明确发展方向，目前尚未准备好替代EUV用于先进芯片制造 [1][27][35] NIL技术基础知识与历史 - 纳米压印光刻技术使用带图案的"印章"在树脂上压印图案，其目标与ASML光刻技术相同，即将掩模图案转移到晶圆上 [2] - 最先进的纳米级NIL技术发明于1996年，2001年成为商业实体Molecular Imprints Inc，佳能于2014年收购该公司 [4] - 佳能是唯一进军NIL技术的先进商业企业，中国竞争对手Prinano和由明尼苏达大学分拆的Nanonex成熟度较低，EV集团则瞄准超透镜、MEMS等不太先进的应用 [6][7] NIL工艺流程与技术细节 - 佳能技术称为"J-FIL"，采用喷墨打印机以优化液滴图案沉积光刻胶，改善图案形成过程中的流动性 [7] - 光刻胶涂覆在图案化工具内部完成以最小化排队时间，涂覆速度优化至一次三分之一秒完成 [9] - 掩模压印过程采用中心先接触的弯曲方式，弯曲通过二氧化碳加压产生仅10微米的中心凸起，确保更好的重复性和对称性 [11] - 紫外线闪光灯固化树脂后掩模在不到十分之一秒内被提起，完成单个曝光场图案化 [11] - 由于树脂在压印过程中固化，无需曝光后烘烤，但节省的时间成本仅占晶圆总周期时间和成本的不到1% [12] 掩模制作流程 - NIL掩模版使用与DUV光学掩模版相同的空白材料，采用"主模板→子模板→工作模板"的三步制作流程 [14][16] - NIL模板必须以与晶圆所需尺寸相同的特征尺寸进行写入，最先进的NIL掩模需要接近20纳米的特征尺寸，而光掩模仅需40纳米左右 [16][17] - NIL需要写入的区域面积比光掩模小4倍，最终主模板写入时间可能更短，但需要最佳的多光束掩模写入机 [17] 佳能NIL工具性能 - 佳能NIL工具晶圆和掩模运动平台移动精度达1纳米，采用"i-MAT"技术在实际图案刻印同时进行对准计量 [19][22] - 低阶对准误差通过16个独立压电致动器校正，高阶误差通过微镜阵列控制的激光选择性加热掩模版校正 [23] - 单个NIL设备单元压印过程耗时约1.3秒，最高吞吐量25片/小时，佳能以4单元一组销售，总吞吐量100片/小时 [25] - 相比之下，ASML的DUV工具产能为330wph，EUV工具产能为220wph [25] NIL与EUV技术比较 - 理论上NIL分辨率可超越EUV，且能基本避免EUV中的随机误差问题 [27] - NIL设备成本优势巨大，四单元设备成本可能只有EUV光刻机的十分之一，每片晶圆成本仅为EUV的四分之一 [27] - NIL功耗约为100千瓦，比EUV设备超过1兆瓦的功耗降低了90% [27] NIL技术面临的主要挑战 - 掩模寿命极短，目前仅约50张晶圆，而光刻掩模使用寿命远超10万片晶圆，导致模板检测和缺陷率问题严重 [29] - 套刻误差目前比EUV大约4倍，NIL架构只能读取区域角落处的测量标记，而ASML工具可读取10倍以上的标记 [30][31][32] - 佳能NIL设计的对准标记尺寸过大，浪费昂贵晶圆面积 [33] - 掩模图案粗糙度问题导致芯片缺陷或性能下降，20纳米以下特征必须采用间距分割技术 [34][35] - 关键客户如Kioxia和美光反馈指出缺陷是NIL最大弱点，模板成本和寿命是主要挑战 [35]

市场表现 - A股三大指数高开后震荡走强，涨幅均超1% [1] - 科技板块强势上涨，存储板块午后再度上攻 [1] - 人工智能AIETF（515070）涨幅扩大至2.31% [1] - 人工智能AIETF持仓股新易盛、大华股份涨超8%，深信服、光迅科技、协创数据纷纷上涨 [1] 技术突破 - 北京大学团队首次将冷冻电子断层扫描技术应用于光刻胶微观行为解析，成功“定格”并三维重构了光刻胶在显影液中的真实状态 [1] - 该技术分辨率优于5纳米，突破了传统方法无法原位、高分辨率观测的局限 [1] - 团队提出了抑制缠结与界面捕获的工艺方案，使12英寸晶圆的光刻缺陷数量降幅超过99% [1] - 该方案与现有产线兼容，为先进制程良率提升提供了新方法 [1] 行业重要性 - 光刻是整个集成电路制造过程中耗时最长、难度最大的工艺，耗时占IC制造50%左右 [1] - 光刻成本约占IC生产成本的1/3 [1] - 光刻胶是光刻过程最重要的耗材，其质量对光刻工艺有重要影响 [1] 人工智能AIETF概况 - 人工智能AIETF（515070）跟踪CS人工智能主题指数（930713） [2] - 成分股选取为人工智能提供技术、基础资源以及应用端个股，聚集人工智能产业链上中游 [2] - 前十大权重股包括中际旭创、新易盛、寒武纪-U、中科曙光、科大讯飞、豪威集团、海康威视、澜起科技、金山办公、紫光股份等国内科技龙头 [2]

技术突破 - 北京大学彭海琳教授团队通过冷冻电子断层扫描技术首次原位解析光刻胶分子在液相环境中的微观三维结构、界面分布与缠结行为 [1] - 该技术突破指导开发出可显著减少光刻缺陷的产业化方案 [1] - 光刻技术是推动集成电路芯片制程工艺持续微缩的核心驱动力之一 [1] 行业格局与前景 - 中国光刻胶产业已形成“多点开花，梯队突破”的格局 [1] - 行业增长受三重逻辑支撑：市场规模持续扩容，国产化替代空间广阔；技术突破打通产业化瓶颈；政策与需求双轮驱动，行业进入红利释放期 [1] - 中国光刻胶产业正从“技术突破期”迈向“规模化放量期”和“盈利能力兑现期” [1] 市场表现 - 截至2025年10月27日09:44，上证科创板半导体材料设备主题指数(950125)强势上涨3.80% [1] - 指数成分股艾森股份(688720)上涨11.45%，拓荆科技(688072)上涨6.57%，中微公司(688012)上涨5.36% [1] - 科创半导体ETF鹏华(589020)上涨3.84%，最新价报1.22元 [1] 指数与ETF构成 - 科创半导体ETF鹏华紧密跟踪上证科创板半导体材料设备主题指数 [2] - 上证科创板半导体材料设备主题指数选取科创板内业务涉及半导体材料和半导体设备等领域的上市公司证券作为指数样本 [2] - 截至2025年9月30日，该指数前十大权重股合计占比74.36%，包括中微公司、华海清科、拓荆科技等 [2]