"芯片绝大部分成本，都花在毫无技术含量的搬运数据上。" 整理 | 王启隆 出品丨AI 科技大本营（ID：rgznai100） 今天，整个科技圈和数码圈大概都被华为的一个新名词刷屏了—— "韬（τ）定律"和"逻辑折叠" 。 各种群里都在转：不用死磕 EUV 光刻机了，要把芯片里的 2D 平房改造成 3D 立体楼房。只要把关键信号跑腿的距离通过物理上的"折叠"缩短， 哪 怕是用成熟工艺，也能跑出先进工艺的速度 。 这听起来很提气，甚至带点科幻色彩。但作为非芯片相关从业者，我其实很难在脑海中建立起物理直觉："信号传输路径缩短"到底为什么能省下那么大 的面积和功耗？芯片内部到底长什么样？为什么半导体行业不拼"原子大小"，改拼"建筑结构"了？ 想要真正弄懂这件事，看再多概念稿都没用，得回到黑板前，看看 造芯片的人在显微镜下到底面对着什么样的物理现实 。 用逻辑门构建乘加运算 硅谷当红科技播客 Dwarkesh Patel 的最新一期访谈，正好聊了这件事。这次的嘉宾是新锐 AI 芯片公司 MatX 的 CEO Reiner Pope 。在创办这 家炙手可热的初创公司前，Reiner 曾是谷歌 TPU 架构和编译器团队的核 ...