Workflow
虚拟制造
icon
搜索文档
求是芯缘•十载同行:求是缘半导体联盟十周年峰会圆满落幕
半导体行业观察· 2025-11-20 18:07
文章核心观点 - 求是缘半导体联盟举办十周年庆典及产业峰会,回顾十年发展成果并探讨半导体产业未来趋势 [1] - 联盟已从校友联谊组织发展为拥有2250余名个人会员、420余家单位会员的产业生态平台,覆盖半导体全产业链 [3][9] - 面对AI浪潮与全球产业变革,联盟将继续秉持开放合作理念,推动中国半导体产业高质量发展 [3][50] 嘉宾致辞与联盟发展 - 联盟会员规模显著增长,从初创175名个人会员、16家单位会员发展至2250余名个人会员、420多家单位会员 [3] - 联盟活动频繁,过去一年举办超50场高质量活动,累计参与超3000人次,平均每周一场 [9] - 联盟基金一期投资9个项目,其中1个已上市收益达9倍,几乎覆盖全部投资本金,二期基金正稳步推进 [9] - 2026年联盟将聚焦团队建设、会员扩张、活动质量提升、基金二期落地等六大发展重点 [10] - 联盟通过修改章程等举措,在专业化、垂直化服务体系建设上迈出关键一步 [12] 主题演讲:技术创新与产业趋势 - 吴汉明院士提出“虚拟制造”以破解设计与制造脱节难题,其团队55nm工艺产线已实现器件性能虚拟化验证误差控制在2%以内 [16][17] - 俞滨教授指出AI大模型算力需求每2个月翻倍,后摩尔时代创新需材料、架构、范式多维突破,三维异质集成可将密度提升4-5倍 [19][21] - 华为认为AI智能体(AI Agent)将是未来十年核心形态,预计创造十倍于当前云计算的市场空间 [22] - 莫大康分析28纳米国产线设备国产化现状,指出光刻机、离子注入机等核心设备仍为短板,国产化成功需耗时攻克精度稳定性等四大挑战 [24][26] - 高凯精密通过AI智能中枢实现多部件协同控制,使反应腔压力波动幅度降低30%,良率提升明显 [27][29] - 长川科技针对AI芯片测试挑战提供全流程方案,其AI检测设备缺陷识别率达99.8%以上 [31] - 陈剑波强调先进封装战略价值,可通过异构集成在不依赖最先进制程下提升算力,是中国产业换道超车的重要机遇 [33] 圆桌论坛:产学融合与生态建设 - 嘉宾一致认为AI是产业最大驱动力,创新需架构、材料、封装、算法多维协同,存算一体可将能效比提升10倍 [37] - 集成电路人才培养面临复合型知识需求与真实工程环境缺乏的双重挑战,需强化产教融合与基础学科教育 [38] - 行业整合加速,企业应聚焦差异化创新,通过架构优化以成熟工艺解决实际需求,避免低水平重复 [39] 分论坛与产业协同 - 四大主题分论坛涵盖设计封测、材料创新、产融协同及ESG生态,提供全产业链交流平台 [45] - 设计与封测论坛探讨硅光晶圆级测试、车规芯片“零缺陷”路径等前沿技术 [45] - 材料论坛分析先进工艺需求、AI加速研发及湿电子化学品市场趋势 [45] - 产融协同论坛聚焦核心技术驱动下的企业成长与供应链韧性 [47] - ESG论坛呼吁构建更透明、可持续的行业生态,分享国际评级体系与披露规范 [49]
芯片制造,将被改写
半导体行业观察· 2025-08-25 09:46
混合键合技术发展现状 - 混合键合已投入生产多年 成熟工艺使用10µm互连实现稳定良率 可容忍数百纳米套刻偏差 晶圆翘曲度细微差异及与互连高度相当的颗粒尺寸[2] - 当键合工艺扩展到5µm间距时 工艺窗口缩小到两位数纳米公差 颗粒尺寸限制急剧缩小 局部表面形貌需精确控制 轻微热漂移或机械漂移会系统性影响良率[2] - 亚微米混合键合是未来关键技术 优势包括更短堆叠高度和更好导热性 但良率限制显著 任何微小缺陷都可能破坏整个立方体[3] 制造工艺挑战 - 大多数制造商仍在8至6微米范围运营 新一代设备将叠对和缺陷率推向亚微米级所需阈值[3] - 最新一代晶圆键合机套刻精度接近两位数纳米 EV Group对准精度达50纳米 应用相关套刻精度低于100纳米[5] - 当间距小于1µm时 表面处理与对准同等重要 亚2nm金属形貌是实现无空洞键合的严格要求[5] - 边缘碎裂 周边胶带残留及微划痕可能破坏亚微米键合良率 需对整个晶圆进行严格检测[6] - 超薄晶圆处理增加复杂性 控制弓形和翘曲对保持套刻精度至关重要 芯片到晶圆流程中翘曲度低于60µm可实现与厚基板相当良率[6] 表面处理技术 - 表面处理包括清洁 氧化物活化和化学机械平坦化 CMP工艺需去除高点并保持均匀性 过度抛光导致铜特征凹陷 抛光不足留下突起[9] - CMP工艺控制是实现混合键合的关键因素 需监控每片晶圆平面度及缺陷类型 工艺窗口非常狭窄[9] - 表面化学控制与物理平整度同等重要 活化氧化物表面寿命有限 需将活化和键合时间安排在几分钟内[9] - 集成表面测量技术到CMP或清洁设备中 通过在线反馈回路防止缺陷晶圆占用键合产能[9] 热变形与机械控制 - 热膨胀 卡盘变形和夹紧力可能造成亚微米级对准误差 尤其键合热膨胀系数不同材料时[12] - 需在加热 夹紧和冷却每个步骤中考虑变形 常用方法包括最小化温差 试验低温键合工艺及预测性补偿[13] - 机械稳定性至关重要 先进键合设备集成环境隔离和主动平台稳定功能 使用干涉法连续跟踪晶圆位置[13] - 小于5µm间距混合键合一旦变形几乎没有恢复余地 需将热和机械补偿策略直接集成到键合平台中[14] 实时监控与反馈系统 - 现场监控从"锦上添花"变为"关键任务" 需实时测量 分析和校正能力以实现高良率运行[16] - 反馈控制系统在对准传感器 热漂移监测器和键合力计间形成闭环 需在不增加周期时间情况下实施校正[16] - 人工智能辅助反馈兴趣日益浓厚 机器学习模型可预测漂移行为 减少不必要校正[16] - 键合设备集成嵌入式传感器和分析模块 提供更丰富数据集用于持续改进工艺[17] 制造效率优化 - 亚微米混合键合需在满足节拍时间同时不破坏工艺窗口 键合周期增加每秒保证良率但降低产能[19] - 虚拟制造缩小实验范围 通过针对性实验探索工艺空间最有前景区域 反馈回模型聚焦更小区域[20] - 实时校正回路在生产环节生成对准和热数据流 控制器学习参数组合优先选择漂移最小操作点[20] - 吞吐量提升取决于上游工作推送 设备集群将激活到键合间隔控制在几分钟内 CMP实现目标带内金属凹槽 宏观边缘检测防止受损晶圆进入键合队列[21] 设计与制造协同 - 组装设计套件将制造约束转化为可执行设计规则 涵盖几何间距 焊盘位置 叠层公差 热预算及材料组合[23] - ADK采用基于区域规则 因边缘区域可能出现更大套刻偏差 限制晶圆边缘附近关键互连使用[23] - 设计需考虑工艺实际优势 劣势和固有差异 而非强迫工艺适应理想化设计 通过设计键合界面考虑这些因素获得可制造产品[24] - 双向反馈回路将键合后检测数据反馈到ADK 完善未来设计规则 创建闭环生态系统提高设计规则准确性[25] 技术发展前景 - 推动亚微米混合键合需协调整个制造生态系统 支持大批量生产成本实现纳米级对准 无缺陷界面和稳定良率[27] - 需解决设备互操作性挑战 混合供应商流程引入调度和环境变化可能影响结果 材料集成挑战尤其在异构堆叠不同代工厂芯片组合时[27] - 成功关键在于设计 工艺和供应链生态系统融合 率先掌握协同技术的晶圆厂将决定未来十年高性能计算采用速度和竞争格局[27]