文章核心观点 - AI数据中心需求爆炸式增长，推动服务器主板向更高性能、更低能耗和更高可靠性发展，这导致核心组件（GPU、AI加速器、CPU）演变为更庞大、更热、更复杂的多芯片系统[1] - 系统的关键性能（带宽、延迟、功耗、可靠性）越来越由先进封装技术决定，而非芯片本身[1] - 行业正处在一个技术岔路口，存在四条不同的先进封装发展路径，它们将影响系统划分和供应链，设计人员需在早期就做出封装决策[3] - 没有单一的赢家技术，四种路径将共存并服务于不同的市场领域，公司需要根据产品定位和风险承受能力进行多元化布局[24][26] 先进封装技术发展路径对比 - **路径一：扩展CoWoS** - 当前主流技术，基于硅中介层，用于大多数旗舰AI加速器和高端网络ASIC，成熟且低风险[8] - 主要限制：中介层尺寸受光罩曝光面积限制，主流CoWoS-S方案最大约2700平方毫米；几何形状导致晶圆利用率低，仅约三分之二理论晶圆面积可转化为高质量中介层[8] - 功能卓越但资本密集、产能有限，面临产量、成本和交付进度的挑战[9] - **路径二：过渡到CoPoS** - CoWoS的面板级扇出演化版本，使用矩形面板（约300x300毫米至500x500毫米）替代圆形晶圆[11] - 核心优势：面积利用率高，死区面积远小于晶圆，对于超大型封装可带来更低的每平方毫米成本[11] - 权衡之处：成熟度较低，需要新工具和材料，良率学习曲线长。试点线预计本十年中期，大规模生产预计本十年末期，属于中期选择[13] - **路径三：推出玻璃芯面板基板** - 基板行业升级方向，玻璃芯材具有尺寸稳定性好、翘曲低、介电损耗低等优点，目标线宽/间距缩小至微米级[15] - 应用场景：可减少或消除对单独硅中介层的需求；支持构建超大型封装；启用封装级低损耗高频路径[16][17][18] - 并非免费升级，需要新工艺和处理方式，预计首先应用于高端、高带宽系统，随后逐步推广[18] - **路径四：采用CoWoP技术** - 最具颠覆性方案，将芯片/中介层直接连接到高密度PCB上，省去有机封装基板[19][20] - 实现条件：需要PCB具备超高密度互连（线宽/间距15-20微米）、多次层压及严格的翘曲和热膨胀系数控制[22] - 潜在优势：减少层数和组装步骤，缩短芯片到系统路径，将价值转移至PCB制造商[22] - 当前风险：整合了多个高难度挑战，目前更接近概念和早期演示阶段，属于长期选择[22] 技术路径选择与市场应用 - **市场细分与共存**：四种技术路径将共存，服务于不同市场[24] - **CoWoS**：作为降低进度和技术风险的默认选择，用于旗舰AI加速器和高端网络ASIC[25] - **CoPoS**：待面板级流程验证后，对超大型、高带宽封装具有吸引力[25] - **玻璃芯面板**：作为基板升级，可补充或部分取代硅中介层[26] - **CoWoP**：待超高密度PCB技术成熟后，可能为批量系统提供简化、经济高效的途径[26] - **公司多元化布局策略**： - 产品堆栈顶端（如旗舰产品）在面板方案成熟前仍使用CoWoS[26] - 中端加速器和专用芯片可更早迁移至CoPoS或玻璃芯基板，这些场景对封装成本敏感度高于绝对互连密度[26] - 边缘AI、消费电子和汽车产品，待PCB生态系统支持后，可探索CoWoP类流程以利用更简组装和更薄堆叠[26] 设计团队实用指南 - **接口设计保持灵活性**：设计应同时支持基于中介层和面板级基板，避免工艺专属假设[28] - **早期模拟多种堆叠方案**：对CoWoS、CoPoS、玻璃芯和CoWoP进行系统级分析，以识别可行方案和潜在瓶颈[28] - **建立广泛供应链关系**：与晶圆代工厂、OSAT、基板商、面板厂、PCB供应商等广泛合作，以获取产能和早期信息，保持技术路线图灵活性[28]