文章核心观点 - 硬件仿真技术的发展史是架构分化的历史，为应对不同时代半导体设计的验证需求，先后演化出基于处理器、基于定制FPGA和基于商用FPGA三种主要架构 [35] - 早期基于商用FPGA的仿真器因设置编译周期长、调试可见性差、成本高等结构性缺陷，无法满足深度系统验证需求，催生了基于处理器和定制FPGA的替代架构 [4][5][11] - 人工智能时代，验证需求转向以系统为中心，需要在下一代架构上执行大规模软件工作负载（如大型语言模型），这要求仿真平台在系统容量、执行性能和接口连接性三个维度达到最佳平衡 [36] - 在当前的竞争格局中，基于商用FPGA的仿真平台被认为在可扩展性、速度和实际接口方面实现了最佳平衡，最符合现代人工智能系统开发的需求 [37] --- 硬件仿真技术的起源与需求演变 - 硬件仿真技术诞生于上世纪八十年代中期，旨在填补高精度但缓慢的门级仿真与快速但交付过晚的硅原型之间的空白 [1] - 半导体设计复杂性的增长远超门级仿真的应用范围，业界需要一种能以合理速度执行真实硬件模型，同时保持全面验证所需可见性和控制力的新工具 [1] - 当前市场主要投资于人工智能芯片，这些芯片需要执行复杂度爆炸式增长的人工智能模型，因此在执行长时间AI工作负载方面有性能优势的仿真架构成为市场赢家 [4] 第一代仿真器（基于商用FPGA）的局限 - 第一代仿真器依赖大量商用FPGA阵列，实现了复杂芯片的芯片前验证，但存在被称为“原罪”的固有缺陷 [4] - 为应对爆炸式增长的设计规模，所需FPGA数量庞大，导致设置时间长达数周甚至数月，编译周期延长至数天，严重拖慢项目进度和迭代开发 [5] - 设计可见性受限，内部可观测性依赖将探针编译到FPGA架构中，这会消耗资源、加剧布线拥塞，使调试变得繁琐 [5] - 执行模型僵化，完全基于在线仿真（ICE），限制了交互式调试的灵活性 [5] - 高昂的总拥有成本（购买、运行和维护）使这些系统超出了大多数工程团队的承受范围，硬件仿真因此成为仅限于最先进组织在设计周期后期使用的稀缺资源 [5][6] 三种主要仿真架构的分化与发展 基于处理器的仿真 - 该架构起源于IBM在20世纪80年代初的探索，其核心是简单布尔处理器阵列操作存储在共享内存中的设计数据结构 [9][10] - Quickturn公司在发现商用FPGA仿真器的结构性缺陷后，通过与IBM的OEM协议转向该架构，并于1997年推出首个主要商业平台CoBALT仿真器 [11][12][13] - 该架构解决了FPGA系统的三大难题：冗长的设置编译周期、有限的调试可见性以及大规模部署时的性能下降，但功耗高于同等容量的FPGA解决方案 [13] - Cadence收购Quickturn后，全面转向基于处理器的架构，并发展出Palladium系列旗舰平台 [14] - Palladium平台的优势在于编译时间远短于基于FPGA的方法，且工程师无需特殊编译步骤即可在运行时全面了解设计，在电路内仿真（ICE）方面表现出色 [14] - 该架构的权衡在于需要大量物理基础设施，功耗高，需投资昂贵的水冷设施，扩展到数十亿门级设计需要大型安装系统，在基于事务的加速场景中执行速度较低 [15] 基于定制FPGA的仿真 - 该路径由法国的Meta System公司开创，其开发了专为仿真工作负载优化的可编程硅芯片（定制FPGA） [17] - 与商用FPGA不同，定制FPGA针对硬件验证需求优化，集成了可配置逻辑单元、确定性互连矩阵、嵌入式多端口存储器和内置调试引擎，带来编译设置时间缩短、执行过程全面可见、性能扩展更可预测以及功耗更低等好处 [17][18] - Mentor Graphics于1996年收购Meta Systems后推出SimExpress，随后在1999年推出容量约500万门、可集群扩展至2000万门以上的Celaro仿真器 [19] - 该方案的权衡在于，定制器件的原始逻辑密度不及最大商用FPGA，实现大型设计需要更多芯片，导致大型配置的执行速度通常低于1 MHz [20] - Mentor在2002年收购IKOS Systems，获得了虚拟线缆互连技术和基于事务的验证方法，并将其集成到2007年首次推出的Veloce仿真系列中 [21][22] - Mentor通过推出TestBench Xpress (TBX)和VirtuaLAB等验证方法实现差异化，使软件测试平台能与模拟硬件高效协同运行，并能在早期验证实际工作负载 [23] - Veloce平台持续迭代，最新一代产品Veloce Strato CS旨在支持对现代AI驱动的软件定义片上系统的验证 [24][25] 基于商用FPGA的仿真（复兴） - 20世纪90年代末，Xilinx和Altera的新一代FPGA（如Virtex系列）在密度、速度和布线灵活性上取得进步，并引入了回读功能，为基于FPGA的仿真复兴奠定基础 [27] - 基于商用FPGA的系统有望实现更快的创新周期和更低开发成本，催生了新一轮创业活动 [28] - 初创公司Axis推出了基于FPGA阵列的Excite/Extreme平台，其“热插拔”功能允许在仿真器和专有仿真器间无缝迁移设计 [28] - 另一家初创公司EVE于2003年推出ZeBu（Zero-Bugs）仿真器，首次将测试平台提升到硬件层面以启用基于事务的验证，并利用FPGA回读功能提供运行时可见性 [29] - ZeBu架构随后扩展为可扩展的企业级平台ZeBu-XL，并在2009年发布ZeBu Server，其标称处理能力可达十亿门，执行速度远超竞争对手，功耗和总拥有成本显著降低 [30][31] - ZeBu Server的定价在大规模配置下甚至低于每门一美分，重新定义了硬件仿真的成本效益 [31] - 2012年，Synopsys收购EVE，并对ZeBu路线图进行大量投资，巩固了基于商用FPGA的商业仿真作为验证领域长期支柱的地位 [32][33] 总结：架构演进与当前格局 - 硬件仿真的发展历程是架构分化的故事，三种方法各自受到当时技术限制和验证要求的影响，并重新定义了仿真平台的能力 [35] - 早期对商用FPGA的依赖暴露了技术与系统验证需求的不匹配，催生了基于处理器和定制FPGA的架构，它们拓宽了架构格局，证明没有单一架构能完美应对所有挑战 [35] - 在人工智能时代，验证已完全以系统为中心，需要在下一代架构上执行大规模软件工作负载，仿真有效性的关键在于系统容量、执行性能和接口连接性三者的最佳平衡 [36] - 在当前竞争方法中，基于商用FPGA的平台被认为在这三个维度上处于最佳位置，最符合现代人工智能系统开发的需求 [37]

硬件仿真技术的起源与需求演变 - 硬件仿真技术诞生于上世纪八十年代，旨在解决门级仿真速度过慢和硅原型交付过晚的问题，填补了以合理速度执行真实硬件模型并保持验证可见性与控制力的空白 [1] - 人工智能模型复杂性的爆炸式增长在2020年代超越了摩尔定律描述的半导体复杂性增长，驱动了对能够执行长时间AI工作负载的仿真架构的需求 [1][4] 硬件仿真技术发展历程与架构分化 - 第一代仿真器依赖于商用FPGA阵列，实现了芯片设计前的验证，但存在编译周期长（长达数天）、设置时间久（数周至数月）、设计可见性有限、执行模型僵化（完全基于在线仿真）以及总拥有成本高昂等局限性 [4][5] - 20世纪90年代中期，行业出现根本性架构分歧，衍生出三种主要硬件仿真架构：基于处理器的仿真、基于定制FPGA的仿真和基于商用FPGA的仿真 [6] 基于处理器的仿真 - IBM在20世纪80-90年代探索并完善了以布尔处理器阵列为核心的架构，解决了FPGA系统在设置编译周期、调试可见性和大规模部署性能方面的难题，但功耗较高 [8][9] - Cadence收购Quickturn后，基于IBM技术发展出Palladium系列仿真器，其核心优势在于编译时间短、运行时提供全面设计可见性以及出色的电路内仿真能力 [10][11] - 该架构的权衡包括需要大量物理基础设施、高功耗（需昂贵水冷）、扩展到数十亿门级需要多机柜大型系统，以及在基于事务的加速场景中速度可能较低 [12] 基于定制FPGA的仿真 - 法国Meta System公司开发了专为仿真优化的定制FPGA芯片，针对验证需求优化了互连矩阵、嵌入式存储器和调试引擎，带来了编译设置时间短、执行过程全面可见、性能可预测性高以及功耗相对较低等优势 [12][13] - Mentor Graphics收购Meta Systems后，推出SimExpress和Celaro仿真器，后者通过集群可将容量扩展到2000万门以上，但大型配置的执行速度通常低于1兆赫兹 [13][14][15] - Mentor通过收购IKOS Systems获得了虚拟线缆互连和基于事务的验证技术，并整合进Veloce系列产品，其方法论创新（如TestBench Xpress和VirtuaLAB）进一步实现了差异化 [16][17] - Veloce平台历经迭代，最新一代Veloce Strato CS旨在支持对现代AI驱动的软件定义片上系统的验证 [18] 基于商用FPGA的仿真复兴 - 20世纪90年代末，Xilinx和Altera的新一代FPGA（如Virtex系列）在密度、速度和布线灵活性上取得进步，并提供了回读功能，重新激发了用商用FPGA构建仿真器的兴趣 [21] - 初创公司Axis和EVE分别推出了基于商用FPGA的仿真平台，其中EVE的ZeBu系统利用Virtex FPGA的回读功能和可重构测试平台技术，实现了基于事务的验证和运行时可见性 [22][23] - ZeBu Server系列实现了强可扩展性（可达十亿门）、高执行速度、低功耗以及业内领先的低总体拥有成本（大规模配置下低于每门一美分），颠覆了市场 [24] - Synopsys于2012年收购EVE，巩固了基于商用FPGA的商业仿真作为验证领域长期支柱的地位 [27] 行业现状与未来趋势 - 硬件仿真的发展历程是架构分化的故事，三种方法各自受当时技术限制和验证需求影响，拓宽了架构格局，表明没有单一架构能完美应对所有验证挑战 [29] - 在人工智能时代，验证已完全以系统为中心，仿真有效性的关键在于系统容量、执行性能和接口连接性三者的最佳平衡 [30] - 在当前的竞争方法中，基于商用FPGA的平台在可扩展性、速度和实际接口三个维度上处于最佳位置，最符合现代AI系统开发的需求 [30]