公司战略调整 - 新任CEO陈立武明确表态将全力确保晶圆代工业务成功 并提升其优先级 推翻此前业内对其可能削减代工业务的猜测 [1] - 公司未提及IDM 2 0战略框架 而是反复强调"获得客户信任"的核心目标 暗示战略重心转向客户需求导向 [2][4] - 公司展示代工生态联盟版图 涵盖EDA IP授权 设计服务 云 MAG 芯粒联盟和价值链联盟等全链条服务 [6][7] 技术布局与进展 - 公司拥有Intel 4 Intel 3 Intel 18A等先进制程及Intel 16 Intel 12等成熟制程 覆盖多层级终端产品 [10] - Intel 18A进入风险试生产阶段 2024年量产 为首个采用RibbonFET GAA晶体管和PowerVia背面供电技术的节点 驱动电流提升 标准单元利用率提高 [14][17] - 基于Intel 18A开发衍生版本18A-P(已开始生产实验晶圆)和18A-PT(面向AI HPC场景) [18] - Intel 14A采用第二代RibbonFET和Power Direct供电技术 客户已开展合作 并展示首枚14A晶圆 将率先采用high-NA EUV光刻机生产 [18][20] 行业竞争态势 - 公司通过开发单节点多衍生版本(如Intel 3含3-T 3-E等)对标台积电N3系列工艺 以扩大客户选择范围 [10][13] - Intel 18A量产进度领先台积电同类技术 或成埃米时代竞争关键 [18] - 台积电放弃采用high-NA EUV光刻机生产A14制程 若其通过旧设备实现目标参数 将对公司形成成本压力 [21] 企业文化变革 - 公司从传统工程师文化转向客户需求导向文化 高管在技术展示中重点强调如何赋能客户 [5][6] - 新任CEO推动以目标为导向的务实路线 通过生态合作(如与新思科技 Cadence等EDA厂商联动)增强客户服务能力 [5][6]

台积电3nm工艺布局 - 台积电将N3工艺称为"最后也是最好的FinFET节点"，并开发了N3B、N3E、N3P、N3X、N3S、N3RF、N3A和N3C等多个变体，打造全面可定制的硅片资源平台 [2] - N3B为基准3nm工艺，N3E是成本优化版本（EUV层数更少且无需双重曝光），N3P在相同速度下性能提高5%或功耗降低5-10%，N3X面向高性能计算支持更高电压和时钟频率 [28][31][33][36] - N3工艺相比N5在相同功耗下速度提升10-15%，相同速度下功耗降低25-30%，逻辑密度提升约1.7倍 [30] FinFET技术演进 - 英特尔2009年推出22nm FinFET工艺，开启晶体管三维化革命，较32nm工艺工作电压降低20-25%，有效功耗降低50%以上，性能提升18-37% [8][13][15] - FinFET通过三面硅鳍片设计增大反转层面积，实现五大优势：降低漏电流、增强栅极控制力、提升驱动电流、保持晶体管密度、可调节鳍片数量优化性能 [11][12][14] - 22nm FinFET使英特尔晶体管密度提升两倍，制造成本仅增加2-3%，并预计竞争对手需到14nm才会采用类似技术 [15] 晶圆代工三强竞争格局 - 台积电2013年率先推出16nm FinFET工艺，速度较28nm提升38%，功耗降低54%，华为海思首款采用该工艺的32核ARM处理器主频达2.6GHz [17][19] - 三星14nm工艺密度与台积电16nm相当，芯片尺寸较20nm平面工艺缩小15%，但发布时间比英特尔晚约6个月 [21][25] - 英特尔在14nm工艺上因良率问题导致代工厂追赶，最终台积电从10nm到3nm持续领先，成为晶圆代工巨头 [27] GAA技术发展 - FinFET技术因鳍片高度和数量已达极限，将被环栅场效应晶体管(GAA)取代，采用堆叠纳米片实现四面栅极环绕，进一步减少漏电并增加驱动电流 [38] - 台积电N2工艺将首次采用GAA纳米片晶体管，配合SHPMIM电容器使电容密度提升2倍以上，薄层电阻和过孔电阻均降低50% [39][41] - 英特尔18A工艺GAA RibbonFET较Intel 3性能提升25%或功耗降低36%，三星2022年已在3nm采用MBCFET架构的GAA技术 [41][43]