文章核心观点 现代芯片设计正从单一处理器选择演变为多种处理器类型和架构的复杂组合，其核心驱动力在于对可编程性、可重构性和定制化的需求，以适应快速变化的技术（如新AI模型、内存标准）和工作负载，避免因技术迭代而导致的芯片快速过时，从而提供更灵活、更具未来适应性的解决方案 [2] 处理器架构的演变与融合 - 过去在ASIC、FPGA或DSP间的简单选择，现已演变为多种处理器类型和架构的组合，包括不同程度的可编程性和定制化 [2] - 可编程组件（如FPGA、DSP）为应对新技术升级提供了比重新设计芯片更简便的解决方案，甚至可更换整个可编程芯片组 [2] - 现场重新编程能力使设计人员能重新分配工作负载，并为消费者提供硬件升级，而无需购买新设备 [2] - GPU虽高度可编程但极其耗电，因此嵌入式AI应用常采用固定功能的NPU与可编程DSP结合的方案 [2] - Quadric的GPNPU融合了NPU的矩阵运算效率和DSP的低功耗可编程性，旨在打造理想的嵌入式AI处理器 [3] - Synaptics最新的嵌入式AI处理器组合了Arm CPU、MCU、Helium DSP扩展以及基于RISC-V的Google Coral NPU [3] - Blaize使用专有的可编程图流处理器(GSP)和Arteris的片上网络IP来实现多模态AI应用 [3] 数据中心的可编程选项 - 数据处理单元(DPU)是一种智能网络接口，用于路由系统不同部分的数据包 [4] - P-4可编程交换机是用于可编程数据包处理流水线的网络交换机 [4] - 粗粒度可重构阵列(CGRA)采用软件驱动的重构，抽象级别高于FPGA，能在流水线中实现灵活性、效率和AI推理的平衡 [4] - CGRA性能介于FPGA和GPU之间，是一种可能带来颠覆性变革的新兴技术，但目前仍处于实验阶段 [4] - 现场可编程模拟阵列(FPAA)将可重构计算的灵活性扩展到了传统数字逻辑之外 [4] 可编程性、可重构性与定制化的层次 - 芯片的可编程性包括完全改变硬件设计（如FPGA），以及对现有资源进行分区和配置（如设置带宽、延迟优先级） [5] - RISC-V等架构允许进行与设备相关的配置，但可编程性可能有限 [5] - FPGA在I/O、底层结构等方面具备极高的可编程性，而其他类型的可编程性则更有限、更具针对性 [5] - 芯片可通过电源基础设施进行定制，例如使电源网络更具可编程性以匹配不同封装，从而消除封装差异影响，提升性能 [5] 模拟信号增长对DSP的影响与AI的融合 - 现代SoC集成的模拟内容（如射频、混合信号、传感器接口）越来越多，DSP需处理存在噪声、失真和波动的非完美信号 [6] - DSP的作用范围扩大至“模拟感知处理”，包括自适应滤波、射频功率放大器线性化、校正ADC/DAC误差等，架构正变得更并行并包含专用加速器 [6] - 数字控制模拟技术将可编程性、软件和数字电路引入反馈流程，虽速度不如纯模拟，但更易于编程和控制 [6] - AI开始用于解决模拟内容增多带来的挑战，机器学习可从设备行为中学习并动态调整校准，预测非线性并实时校正 [7] - AI驱动的算法能随环境变化（温度、组件老化、干扰）不断自我优化，使DSP更具适应性 [7] - 未来趋势将是传统DSP方法与AI的融合，例如在雷达处理中保留能效更高、更具确定性的FFT算法，然后在目标识别等任务上应用AI [7] FPGA中DSP与AI引擎的集成 - FPGA中内置的DSP切片是可重构模块，其效率已提高，能处理定点/浮点运算及AI/机器学习负载 [9] - 许多现代FPGA还配备了AI引擎（VLIW、SIMD处理器），使其能与数据同步执行数字信号处理，无需独立DSP [9] - AI引擎是针对线性代数和矩阵运算优化的向量处理单元(VPU) [9] - AI引擎可处理计算密集型负载（如通道化器、FFT、FIR滤波器），但可编程逻辑中的DSP切片因乘加运算的广泛适用性而仍然存在 [9] - 从射频测试角度看，将ADC和DAC集成到与FPGA相同的芯片上可降低系统测试延迟，带来显著优势 [12] Chiplet与嵌入式FPGA提供的灵活性 - Chiplet技术允许通过更换包含新协议或标准的Chiplet来应对频繁变化的应用场景，这在一定程度上削弱了FPGA的优势 [13] - 带有FPGA的Chiplet可以重新编程，而SoC的其余部分无需再次验证 [14] - 嵌入式FPGA(eFPGA)为未知领域和未来变化提供了灵活性，例如适应不同的数据中心背板或快速应对工艺节点变更 [14] - 但eFPGA由于可重构电路会增加面积成本，设计人员需谨慎部署 [14] - ASIC可采用定制存储器层次结构满足特定AI负载，而FPGA提供更大灵活性以适用于各种用例，这是在通用性与性能/效率间的权衡 [15] 软件定义趋势对硬件架构的影响 - 产品正变得软件定义、人工智能驱动、硅芯片赋能，软件开发时间大大提前，企业希望通过软件更新来添加功能和盈利 [16] - 硬件必须能够支持软件的变更，产品架构需设计成可软件更新的，例如iPhone通过iOS更新提升麦克风降噪、拍照效果和电池续航 [16] - 各公司正在加大对编译技术的投资，以在半导体可用之前就进行软硬件协同设计 [16] - 在AI普及、机器人兴起及未来6G需求增长的时代，可编程性使公司能跟上技术趋势，即使这会牺牲ASIC的一些效率 [16]

公司动态 - 星展香港已完成香港金管局"数码港元"先导计划第二阶段测试 [1] - 试点项目由星展银行代币服务支持 整合代币化和智能合约技术与银行交易服务 [1] - 公司与库瓦有限公司的ESG奖励平台"ZERO2"合作 向完成环保任务的参与者发放基于意向货币技术的数码代用券 [1] - 公司计划于今年稍后发布详细报告 阐述益处及重要发现以配合香港金管局的数码港元计划报告 [1] - 公司董事总经理表示正部署代币服务 协助香港企业客户提升效率并提供革新服务 [2] 技术应用与创新 - 测试利用意向货币技术于数码港元上添加特定消费条件 [1] - 发放的数码代用券被设定为仅于指定商户消费 [1] - 代用券经验证使用后 商户可实时于销售点接收模拟数码港元款项 再通过"转数快"兑换成港元 [1] - 代币化货币应用有潜力延伸至奖励计划、财务管理、供应链支付和支付流程管理等领域 [1] - 技术应用简化了代用券的结算与对账流程 [1] 战略与行业影响 - 此次探索旨在研究代币化和可编程性如何提升数码代用券之应用 [1] - 公司持续探索香港数码货币发展 致力建构稳健且具创新力的金融生态系统 [1] - 公司参与先导计划体现了其在可编程货币及有条件支付板块的领先优势 [2] - 公司的承诺是致力于塑造支付未来并重新定义支付模式 [2]

文章核心观点 - ARM架构在DPU市场已取代英特尔和AMD占据主导地位 但RISC-V凭借其开放可定制特性正成为潜在颠覆者 可能重新定义DPU架构竞争格局 [1][4][12] DPU市场现状与规模 - 全球DPU市场规模预计从2023年15亿美元增长至2032年98亿美元 复合年增长率达22.8% [3] - ARM内核目前占据DPU出货量绝大部分份额 英特尔IPU尚未获得广泛市场吸引力 [3] - 中国正加速自主采用RISC-V DPU作为关键基础设施组件受地缘政治因素推动 [3] RISC-V技术优势 - 提供开放式指令集架构 企业可根据具体工作负载进行定制化设计 [6] - 支持同步多线程技术 每核最多四线程 提升高内存或I/O延迟工作负载吞吐量 [6] - 矢量扩展可映射数据包处理/加密/存储加速 矩阵扩展可编程性覆盖AI推理和安全领域 [7][9] - 避免ARM专利授权费用 保持与Linux/TensorFlow/PyTorch等开源堆栈兼容性 [7] 架构演进路径 - RISC-V实现从标量到矢量再到矩阵的演进 完整覆盖DPU标量控制/可矢量化数据包处理/矩阵密集型任务需求 [9] - 通过融合标量/矢量/矩阵可编程性提供跨越式发展途径 突破ARM标量核心加固定加速器的传统模式 [10] 行业竞争格局重塑 - 超大规模计算企业渴望架构替代方案以优化功耗/性能和自主权 [4][10] - 开放生态系统避免单一供应商垄断 培育多条发展路径 [10] - 主要供应商可设计针对DPU架构优化的定制CPU 无需依赖ARM许可条款和路线图 [10] - AI驱动数据中心架构发展 DPU从网络功能扩展至协调计算/存储/AI流程的全新定位 [11]

思科AI网络战略 - 人工智能被视为IT基础设施领域自互联网泡沫以来最大的变革 思科将AI作为年度活动的核心议题 推出专为AI打造的网络架构 强调嵌入式安全 [1] - 公司宣称以最完整的堆栈进入AI时代 Silicon One网络芯片作为基础元素 其可编程性允许无需流片即可承担新工作负载 [1] - Silicon One E4芯片解决路由逻辑、集群扩展、负载均衡及芯片级安全等挑战 通过全栈集成实现超强能力 [1] Silicon One芯片技术特性 - 专用硅片是构建高性能网络的必要条件 过去20年芯片性能提升10000倍（4个数量级） 思科拥有40年ASIC研发经验 [2] - 采用开放生态系统策略 提供三种合作模式：完整思科系统、白盒解决方案或纯芯片销售 在高端和低端市场仅有博通可匹敌 [4] - 创新架构实现无损可编程性 突破传统NPU低速高延迟局限 支持流量管理、故障处理等高级功能 [5] 可编程性应用场景 - 超大规模企业受益于新型负载均衡技术 服务提供商通过软件升级支持分段路由等新标准 企业客户获得芯片级安全加速 [6] - 支持UEC联盟规范 提供性能提升、生命周期延长和快速创新三重优势 所有功能均通过同一架构实现 [6] - 应对AI代理等未知网络需求 具备"反叉车"式前瞻能力 集成先进遥测技术满足超大规模运营商监控需求 [8] 芯片战略与市场定位 - 采用瀑布式技术推广模式 前沿技术（如51.2Tb/s芯片）先行 随后推出适合企业的简化版本（尺寸/功耗优化） [12] - 明确聚焦网络与安全核心业务 暂不涉足GPU/加速器领域 但具备开发前沿复杂芯片的底层能力 [13] - 安全功能通过硅片加速实现 包括硬件级数据分析、加密卸载（MacSEC/IPSEC） 性能较CPU提升1000-10000倍 [14] 行业趋势与竞争格局 - AI发展重心从训练转向推理 每令牌成本成为关键指标 思科预判生产性工作负载将遍布云端/边缘/终端设备 [10] - 网络堆栈（光学器件/芯片/电源管理）整体演进速度超预期 可编程性降低技术押注风险 但物理极限挑战仍存 [15] - 芯片行业存在显著马太效应 决策失误可能导致厂商被淘汰 思科通过架构灵活性保持竞争优势 [16]