文章核心观点 - RISC-V架构市场前景广阔，预计到2030年将占据整个半导体市场的25%，芯片出货量达到170亿片[1] - 隼瞻科技是一家以RISC-V为基础，通过“IP + EDA”组合产品为行业提供处理器整体解决方案的公司[1] - 公司采用DSA（领域专用架构）方法论，旨在为客户提供垂直领域最优的RISC-V处理器方案，帮助客户实现差异化竞争[3][4][12] RISC-V市场前景与公司定位 - RISC-V架构成长速度惊人，预计2030年芯片出货量达170亿片[1] - 隼瞻科技定位为RISC-V处理器整体解决方案提供商，采用独特的“IP + EDA”服务模式[1] DSA（领域专用架构）方法论 - 为解决通用芯片在特定场景效率不足的问题，公司探索DSA发展方向并配套推出相关工具与方法论[3] - DSA方法论以通用处理器架构为基底，结合垂直领域客户的具体需求进行深度调优[4] - 公司开发了工具让客户自行设计适用于特定场景的CPU和NPU等处理器[4] IP产品线布局 - 公司已构建覆盖中小核至高算力大核的完整RISC-V IP产品线，包括M050、M100、M130、M500、M510等系列[6] - 多数IP产品已被多个客户采用，性能在多次客户benchmark中显著领先于友商同级别产品[6] - IP产品广泛应用于通信、网络、汽车电子、工控、物联网、智能穿戴、金融安全、车规MCU等领域，部分已通过ISO 26262 ASIL-D功能安全认证[6] EDA平台与解决方案 - 公司提供DSA处理器敏捷开发平台ArchitStudio，加速DSA设计和落地，为RISC-V定制处理器为核心的SOC设计带来革命性改变[7] - ArchitStudio平台使设计人员摆脱RTL级别繁复开发工作，其一键式SDK生成引擎大幅减少软件工具链开发工作量[7] - 针对端侧AI设备需求，公司打造了“智翼”系列端侧AI融合解决方案，可快速高效进行处理器定制与优化[9][10] 市场竞争与未来战略 - RISC-V DSA被视为构建技术壁垒、帮助客户突围的明智之选[12] - 公司致力于通过统一工具链“左移”方式解决编译器不统一和SDK碎片化问题[12] - 公司视野不局限于RISC-V CPU，正以DSA设计工具ArchitStudio为基座，向客户交付多核异构处理器集群方案[12]

软件与硬件发展范式演进 - AI发展推动软件编程范式变革，Software 3.0时代到来，自然语言提示Prompts取代传统编程代码，LLM成为新编程接口 [2] - 软件1.0时代CPU占主导地位，软件2.0时代神经网络兴起，GPU因并行计算优势成为主流硬件 [3] - 软件3.0时代以transformer为基础的大模型快速发展，DSA架构（如谷歌TPU、英伟达Hopper/Blackwell的TME）成为主流加速方案 [5] 硬件3.0的核心挑战与需求 - 硬件3.0需解决领域专用效率与编程通用性的核心矛盾，需平衡计算效率和应对海量编程客户及模型多样化挑战 [5] - AI处理器设计面临四大难题：架构设计耗时长、指令系统打磨久、编译软件落地周期长、生态兼容门槛高 [7][9] - 指令集设计需权衡ASIC固化（高效但缺乏灵活性）、高层次粗颗粒度指令（简化软件但面积开销大）、低层次细颗粒度微指令（灵活但开发周期长）三种方案 [10] 奕行智能的技术解决方案 - 选择RISC-V+RVV作为计算架构底座，利用其开放性、模块化设计和可定制AI加速指令集特性，降低芯片设计门槛并加速迭代 [8] - 推出VISA（虚拟指令集架构）中间层，通过软硬结合方式在硬件ISA上抽象统一虚拟ISA，解决硬件与软件栈深度耦合问题 [10][12] - EVAMIND内核架构包含标量引擎、VISA调度器、张量引擎、4D加速引擎和RVV向量引擎，实现粗粒度宏指令编排与细粒度微指令高效执行 [16] 产品性能与战略定位 - 新一代芯片支持INT4/INT8/FP8/FP16/BF16等数据类型及混合精度计算，FP8/INT4原生支持带来2-4倍计算吞吐提升 [17] - 通过多种并行及流水掩盖计算方式实现计算资源极致利用率，目标为自动驾驶、具身智能等端-边-云应用提供通用/专用计算加速方案 [17] - 公司定位为通用计算芯片设计企业，以RISC-V开放指令集生态为基础，推动AGI时代技术进步 [17]