每经记者｜王晶 每经编辑｜文多 封面图片来源：视觉中国-VCG211478193393 9月16日，联发科方面宣布，公司首款采用台积电2纳米制程的旗舰系统单芯片（SoC）已成功完成设计 流片，预计将于明年底进入量产。"流片"是半导体研发过程中一个关键节点，它标志着芯片设计阶段基 本完成，进入到真正的制造验证环节。 在半导体产业中，纳米数越小，代表晶体管的体积更小、密度更高，芯片性能越强。目前，台积电、三 星、英特尔等均在竞逐更小制程，因为2纳米制程不仅意味着手机处理器性能和能效的进一步跃升，它 还能为端侧大模型、生成式AI、高性能计算等应用提供保障。 具体来看，台积电的2纳米制程技术首次采用纳米片电晶体结构，能够带来更优异的性能、功耗与良 率。联发科方面表示："台积电增强版2纳米制程技术与现有的N3E（台积电3纳米制程工艺升级版）制 程相比，逻辑密度增加1.2倍，在相同功耗下性能提升高达18%，并能在相同速度下功耗减少约36%。" 尽管台积电在技术方面取得突破，但高昂的制造成本仍然是行业面临的一大考验。有消息称，一枚2纳 米制程晶圆的成本约为3万美元，包括苹果、英伟达等在内的厂商需要在"性能"与"成本"之间进 ...