台积电技术路线 - 台积电重申1.4nm级工艺技术（A14）无需采用高数值孔径（High-NA）EUV光刻机，认为当前技术已能满足需求 [1] - A16（1.6nm级）和A14（1.4nm级）工艺技术均不会使用高NA EUV设备，公司将持续优化现有EUV技术以延长寿命并保持微缩优势 [1] - A14工艺基于第二代纳米片环栅晶体管及全新标准单元架构，在相同功率下性能提升15%，或在相同频率下功耗降低25%-30% [2] 高NA EUV光刻机市场现状 - ASML高NA EUV光刻机单价高达4亿美元，目前全球仅交付5台，主要客户为Intel和三星 [2] - 设备重达180吨，体积相当于双层巴士，是全球最昂贵的半导体制造设备之一 [2] - Intel于2023年12月率先获得全球首台High NA EUV光刻机 [2] 台积电技术决策逻辑 - 公司采用高NA EUV的前提是其能带来可衡量的效益和投资回报，当前A14技术已通过创新实现显著性能提升，无需依赖该设备 [1][2] - 技术团队持续探索现有EUV技术的优化方案，以推迟高NA EUV的采用时间点 [1]

ASML市值与行业影响 - ASML市值在不到一年内蒸发逾1300亿美元（约9365亿人民币），从去年7月的4295亿美元跌至2970亿美元 [1] - 市值下跌主因包括美国对华芯片出口限制和特朗普政府威胁征收半导体关税 [1] - 欧洲半导体设备制造商股价普遍下跌，市场担忧集中在美国对华限制和AI领域投资是否过度 [1][2] ASML技术地位与市场挑战 - ASML是全球唯一能生产极紫外光刻(EUV)设备的公司，拥有宽阔护城河 [2] - 无法向中国出口最先进光刻机削弱了潜在销售，预计2025年在华业务占比将低于2023-2024年水平 [2] - 已开始出货下一代高数值孔径(High NA)设备，但台积电明确表示1.4nm工艺不需该设备 [4][5] 台积电技术路线 - 台积电A14工艺基于第二代纳米片环栅晶体管和全新标准单元架构，性能提升15%或功耗降低25-30% [6] - A14晶体管密度较N2提升20-23%，实现"全节点优势"但无需High NA EUV设备 [6][7] - 技术团队创新延长现有EUV寿命，8nm分辨率High NA设备暂非必需，计划2028年量产A14 [7] 行业分析师观点 - 分析师平均目标价779欧元，较当前股价有17%上涨空间 [3] - 富国银行认为ASML对2025-2026年增长机会持乐观态度，特别关注三星和英特尔投资 [3] - 美欧贸易协议若达成可能推动芯片行业复苏 [2]

半导体制造工艺竞争 - 台积电正在从FinFET转向Nanosheet架构，并探索CFET（垂直堆叠NFET和PFET）作为器件微缩方案，2023年展示栅极间距48纳米的CFET晶体管，2024年推出最小CFET反相器[1][3][5] - 台积电在二维沟道材料取得突破，首次展示堆叠纳米片架构中单层沟道的电性能，开发出工作电压1V的反相器[5] - 台积电计划开发新型互连技术，包括铜互连新通孔方案、新型铜阻挡层，以及研究气隙金属材料和插层石墨烯以降低电阻[7] 英特尔14A工艺突破 - 英特尔14A节点（2027年风险生产）宣称功耗降低35%，性能功耗比提升15-20%，晶体管密度比18A提高1.3倍[8][9] - 采用PowerDirect背面供电网络和RibbonFET 2晶体管（四层堆叠纳米片），实现更快切换速度[9] - 推出Turbo Cell技术优化CPU/GPU关键路径，通过调整纳米带宽度和配置提升驱动电流，可在同一模块混合高速与节能单元[10][11][12] High NA EUV光刻技术路线 - 台积电放弃在A14节点使用High NA EUV（成本高2.5倍），采用0.33 NA EUV配合多重曝光保持设计复杂度，计划在A14P节点引入[13][14] - 英特尔坚持在14A节点部分层使用High NA EUV（已安装2台设备），但保留Low NA EUV备用方案，两种方案良率持平且设计规则兼容[15][16][17] - High NA EUV可减少40个工艺步骤降低成本，但需两次曝光完成全光罩，而Low NA EUV需三重曝光[18] 技术战略差异 - 台积电侧重成本控制和技术成熟度，延迟High NA EUV应用[13][14] - 英特尔通过High NA EUV寻求技术领先，但吸取10nm节点教训采用双轨开发策略降低风险[19] - 两家公司在背面供电（英特尔PowerDirect）和晶体管架构（台积电CFET/英特尔RibbonFET）上形成差异化竞争[9][3][19]