台积电2纳米(GAA)技术进展与影响 - 台积电2纳米(N2)技术已于2025年第四季开始量产，采用第一代纳米片晶体管技术，是自2011年FinFET以来晶体管结构最重大的变革[1] - 与3纳米N3E制程相比，2纳米在相同功耗下速度增加10%至15%，在相同速度下功耗降低25%至30%，芯片密度增加大于15%[2] - 2纳米技术采用堆叠3-4层硅纳米片，每层厚度约5nm，宽度10-50nm，层间距7-15nm，其“自然长度”比FinFET缩短约30%，为持续微缩奠定基础[10] - 台积电推出N2P制程作为2纳米家族的延伸，计划于2026年下半年量产，以支持智能手机和高效能运算应用[2] - 2纳米生产设备密集度将增加30%至50%，推动一个持续多年的资本支出周期，SEMI预测到2027年该周期将达到1560亿美元[1] 2纳米产能布局与投资 - 台积电2纳米在高雄厂和新竹厂同步展开，其中高雄厂是2纳米生产的重中之重[2] - 台积电规划在高雄建置5座2纳米晶圆厂，总投资金额超过1.5万亿新台币[2] - 高雄P1厂已于2025年底量产，P2厂预计2026年第二季量产，将创造7000个高科技职缺[2] - 受益于AI需求，2025年2纳米制程最大月产能预计高达14万片，超过市场预估的10万片，直逼3纳米制程今年将放大到的16万片月产能[2] GAA晶体管技术的优势与挑战 - GAA纳米片通过将栅极包裹在水平堆叠硅带的四个侧面，解决了FinFET在5nm以下因漏极感应势垒降低(DIBL)导致的漏电问题[6] - 模拟显示，与同等尺寸FinFET相比，GAA纳米片的DIBL降低了65-83%，实现了静电控制方面的飞跃式提升[7] - GAA转型引入了4-5个全新的工艺模块，使制造流程延长了约20%，每个步骤都需要专用设备[13] - 应用材料公司量化指出，每10万片晶圆/月产能的设备收入，因GAA和背面供电从约60亿美元增长到70亿美元，这是与产量无关的结构性需求增长[15] - 台积电的“NanoFlex”技术允许在同一芯片上采用可变宽度的纳米片，突破了FinFET设计中量化宽度的限制，实现了架构自由[10] 制程成本与晶圆厂投资 - 2纳米(GAA)晶圆成本预计为25000-30000美元，较5纳米(~17000美元)增长约50%[16] - 建设一座月产能5万片(50K WSPM)的2纳米晶圆厂成本约280亿美元，较5纳米晶圆厂(~150亿美元)增长约40%[16] - 2纳米节点每10万片月产能对应的设备投资约70亿美元以上，较5纳米节点(~60亿美元)增长约17%[16] 先进封装(CoWoS)成为关键瓶颈 - 先进封装能力，而非晶体管密度，已成为制约AI芯片领先地位的关键因素[17] - 即便拥有最先进的2nm计算芯片，若无法将其与HBM内存封装在CoWoS中介层上，也无法发挥作用[3][17] - 单次极紫外光刻曝光的光罩面积限制约为858平方毫米，NVIDIA的GB100芯片面积已达814平方毫米，基本达到极限，要构建更大系统必须依赖封装技术将多芯片连接[19] - 材料间热膨胀系数不匹配是主要挑战，可能导致翘曲、开裂和连接故障，这也是Blackwell处理器曾推迟发布的原因[19] - HBM集成复杂度高，每个HBM3e堆叠包含8-12个DRAM芯片，通过数千个硅通孔连接，微凸点间距为20-30微米，预计2026年推出的HBM4将间距缩小至10微米[20] 先进封装产能、需求与客户分配 - 台积电CEO魏哲家证实CoWoS供应紧张情况可能持续到2025年，希望2026年能有所缓解[23] - 尽管2024年和2025年产能都翻了一番，但需求仍然超过供应[23] - 先进封装的平均售价每年增长10-20%，而逻辑晶圆的平均售价仅增长5%[23] - 台积电的封装业务目前约占其营收的7-9%，利润率接近公司平均水平(毛利率约53%)[23] - 摩根士丹利分析揭示了2025年CoWoS产能分配：NVIDIA占60-63%，博通占约13%，AMD占约10%，Marvell占约8%，其他(英特尔、联发科等)占约6%[23] - NVIDIA预计在CoWoS-L(Blackwell双芯片设计所需变体)中拥有70%以上的份额[23] - 国内法人已上修台积电2026年底CoWoS产能预估14%，达到125Kwpm(千片/月)，预计2027年底将进一步提升至170Kwpm[24] 台积电先进封装技术多元化发展与产能布局 - 台积电先进封装技术正朝多元化发展，除CoWoS外，SoIC技术已获得AMD MI300等产品应用，NVIDIA、博通也预计在2027年后导入[24] - 苹果的A20芯片预计将导入WMCM技术，用于iPhone 18/折叠手机[24] - 台积电正在开发CoPoS技术，预计在2027年后导入AI/HPC相关芯片，旨在提升封装面积利用率、生产效率并降低成本[24] - 台积电先进封装厂区广泛分布，包括龙潭(AP3)、台中(AP5)、竹南(AP6)、嘉义(AP7)、台南(AP8)等[25] - 其中AP8扩产加速主要用于满足CoWoS-L需求，嘉义AP7则专注于SoIC和WMCM[25] - 在美国亚利桑那州的AP9和AP10厂区，未来规划亦将包含CoWoS、SoIC及CoPoS技术[25] 主要客户技术路线与市场动态 - NVIDIA的战略重点在于电源传输而非芯片密度，据报道其将成为台积电A16(1.6nm)制程的首家客户，该节点采用Super Power Rail背面供电设计[26] - 了解功耗需求后此战略合理：Blackwell Ultra的TDP为1400W，而Rubin的目标功耗预计为2300W，在此功耗水平下，正面供电会产生无法接受的IR压降[26] - 博通已悄然打造了一个价值约600亿至900亿美元的定制AI加速器市场，在定制AI加速器市场占据约70%的份额[29] - 博通2024财年AI收入达到122亿美元，同比增长220%[29] - 博通为谷歌打造的TPU v7 Ironwood采用N3P制程和CoWoS封装，计划于2025年生产；同时为Meta、苹果、字节跳动、OpenAI、Anthropic等客户开发定制AI加速器[30] - 超大规模数据中心正通过定制芯片来规避对NVIDIA的依赖，博通是其首选的设计合作伙伴[32] AI芯片市场竞争格局演变 - 2026年全球芯片业迎来新一轮关键竞争期，AI芯片市场进入英伟达、超微、博通与英特尔“四强争霸”时代[32] - 英伟达市场龙头地位稳固，其Vera Rubin平台结合新一代Rubin GPU与安谋架构的Vera CPU，主打超大上下文处理能力，并透过高达200亿美元的Groq授权交易补强低延迟推理技术[32] - 超微的策略重点放在“开放标准”，其Helios机架级AI架构可在单一机架中整合72颗MI450系列GPU，并采用与Meta共同开发的开放标准，甲骨文已承诺大规模采用，OpenAI也被视为重要早期客户[33] - 英特尔计划在2025年推出名为“Crescent Island”的数据中心AI GPU，强调能源效率与推理效能，锁定“每美元效能”作为差异化卖点[34] - AI芯片竞争已从“算力比拼”转向“效率、成本与架构选择”的综合战[34] 技术发展路线图 - 纳米片之后的路线图明确：叉状片预计在2028年左右引入介电壁以实现更小间距，CFET预计在2032年左右将nMOS直接垂直堆叠在pMOS上[11] - 台积电技术路线图显示：N2于2025年下半年量产；N2P于2026年下半年量产；A16(含背面供电)于2026年下半年量产；N2X于2027年推出；A14(首用High-NA EUV)于2028年推出[37] 委外封测代工(OSAT)业者的机遇 - 由于台积电CoWoS产能吃紧且云端服务供应商考虑分散业务风险，委外封测代工业者正成为AI封测需求扩张的第二波成长动能[41] - OSAT端的CoWoS扩产将在2026年进入成长加速期，例如日月光投控的先进封装产能预计将由2025年底的5 Kwpm，快速成长至2026年底的20 Kwpm[41] - 为优化AI芯片整体拥有成本并应对芯片尺寸增长，OSAT业者正积极发展面板级封装，以追求生产效益最大化[41]