VCS
搜索文档
Synopsys(SNPS) - 2025 Q4 - Earnings Call Transcript
2025-12-11 07:02
Synopsys (NasdaqGS:SNPS) Q4 2025 Earnings Call December 10, 2025 05:00 PM ET Company ParticipantsTushar Jain - Head of Investor RelationsHarlan Sur - Executive Director of Equity ResearchSassine Ghazi - CEORuben Roy - Managing DirectorShelagh Glaser - CFOConference Call ParticipantsSiti Panigrahi - Equity Research Analyst and Managing DirectorVivek Arya - Managing Director and Senior Research AnalystJoe Vruwink - Senior Research AnalystJames Schneider - Managing Director and Senior Equity Research AnalystKe ...
Synopsys(SNPS) - 2025 Q4 - Earnings Call Transcript
2025-12-11 07:00
Synopsys (NasdaqGS:SNPS) Q4 2025 Earnings Call December 10, 2025 05:00 PM ET Speaker2Ladies and gentlemen, welcome to the Synopsys Earnings Conference call for the fourth quarter and fiscal year 2025. At this time, all participants are in a listen-only mode. Later, we will conduct a question-and-answer session. If you would like to ask a question at that time, please press star one on your telephone keypad. To remove yourself from the queue, hit star one again. If you should require assistance during the ca ...
移动HBM,一场炒作骗局
半导体行业观察· 2025-09-06 11:23
文章核心观点 - 近期媒体报道的"移动HBM"技术实为误传 该术语并非行业标准命名 而是源自韩国媒体ETnews的造词 实际指的是LLW DRAM或新型封装技术VFO/VCS 并非真正的HBM架构[1][4][7] - 所谓移动HBM实际指三星和SK海力士开发的低功耗宽I/O DRAM技术 其带宽达128-256GB/s 采用2D封装而非3D堆叠 专门为终端AI应用设计[6] - HBM模块本身因体积大 功耗高且成本昂贵 根本不适合移动设备 其设计初衷是服务AI/机器学习GPU/TPU等高性能处理器[3][4] HBM技术特性 - HBM采用3D TSV堆叠结构:底层为逻辑芯片Base Die 上方堆叠8/12/16片DRAM Core Die 通过硅通孔铜柱电极连接 单模块容量可达24GB(12层堆叠16Gb芯片时)[3] - 具备超宽1024bit I/O总线 传输距离极短 HBM3速率达7-8Gbps/Pin HBM3E达10Gbps/Pin 以8Gbps/Pin计算单模块带宽高达1024GB/s[3] - 通常与处理器共同集成在硅中介层上 采用BGA封装 支持4/6/8/12个模块组合 最大容量可达192GB(8个24GB模块)[3] 移动HBM传闻溯源 - 韩国媒体ETnews在2025年5月14日推测iPhone 20周年机型可能采用"Mobile HBM"或LLW DRAM 后续媒体多直接引用该报道[4] - TechInsights在2024年10月拆解发现苹果Vision Pro的R1处理器与SK海力士1Gbit LLW DRAM采用台积电InFO-M封装 带宽达256GB/s 接近HBM2水平[6] - 三星与SK海力士官方从未使用"Mobile HBM"称谓 JEDEC也未定义该标准 相关技术实质是其开发的VFO(海力士)和VCS(三星)封装技术[6][7] 技术本质辨析 - LLW DRAM目标规格为带宽128GB/s(接近HBM1) 能耗仅1.2pJ/bit 采用宽I/O总线实现高带宽 而非HBM的TSV堆叠架构[6] - VFO与VCS技术本质是小型化薄型化3D封装 采用垂直铜柱电极加RDL基板 与传统FPBGA类似 但缩短连线距离并降低厚度[7] - 移动设备所需的高带宽内存解决方案实际是低功耗宽I/O架构 与HBM的3D堆叠高功耗特性存在根本差异[4][6][7]